41、薄膜技术中的微波无源组件：薄芯片传输线研究

薄膜技术中的微波无源组件：薄芯片传输线研究

1. 传输线电气参数与分布元件模型

传输线的电气特性主要由复传播常数 (γ = α + jβ) 和特性阻抗 (Z_0) 决定。其中，(β) 为传播常数，(β = 2π/λ)（(λ) 为波长）；(α) 为衰减常数，衡量信号沿传输线传播时单位长度的功率损耗。通常使用有效介电常数 (ε_{eff} = (λ_0/λ)^2)（(λ_0) 为同频率电磁波在真空中的波长）代替 (β)，还会使用传输线品质因数 (Q = β/2α = π/λα) 来衡量每波长的线路损耗。

可以用集总等效电路模型描述集成传输线的行为，但该模型仅适用于小线段，可将传输线视为多个等效网络的级联。其模型与电感模型类似，但电容 - 电阻基板网络更简单，因为传输线周围的电场几乎没有纵向分量，电场线位于垂直横截面内，从一个导体（信号）上的点出发，终止于另一个导体（接地）。只需引入一个基板分支，(C_{ox}/R_{sub}/C_{sub}) 组合考虑穿过氧化物层和硅基板的电场线，电容 (C_p) 考虑通过空气传播的电场线（如共面波导所需）。同时，互感 (M) 以及元件 (L_{sub}) 和 (R_{ed}) 用于描述基板涡流效应。

2. 数值结果

数值实验主要关注两种常用的传输线类型：共面波导（CPW）和微带线（MS）。在标准硅晶圆上实现时，这两种设计情况不同。在厚硅基板上集成微带线较困难，因为难以接触晶圆背面的接地导体；而构成共面波导的导体都在单一金属层内。但在薄基板上，这种区别变得不那么关键，因为更容易实现硅通孔（TSV）。

2.1 共面波导传输线

考虑三种不同的共面波导，它们使用特定技术在 8 Ω - cm 的硅上构建，信号线宽度均为 (W_{CPW} = 30μm)，但信号到接地间距不同，分别为 (S_{CPW} = 10μm)（T1）、(30μm)（T2）和 (50μm)（T3）。

• 频率对有效介电常数和品质因数的影响 ：在低于 10 GHz 的频率下，(ε_{eff}) 较大，之后下降并趋于平稳。这是因为在低频时，硅基板像传统导体，(C_{sub}) 阻抗高，实际上被 (R_{sub}) 旁路，线路电容主要由 (C_{ox}) 决定，由于绝缘氧化物层厚度小，(C_{ox}) 大，导致 (β) 和 (ε_{eff}) 大。随着频率增加，硅基板开始表现得像正常电介质，(R_{sub}) 变得不那么重要，线路电容降低，导致 (β) 变小，(ε_{eff}) 下降。同样，线路电容的减小导致特性阻抗 (Z_0) 的实部随频率增加。
• 基板厚度的影响 ：减薄基板会降低 (ε_{eff})，因为环境中硅材料减少，进而导致特性阻抗增加，同时由于基板损耗减小，品质因数 (Q) 提高。固定工作频率为 50 GHz，绘制三种共面波导的 (ε_{eff}) 和 (Q) 随硅厚度的变化曲线。直到硅基板减薄到 40μm 时，才对 (ε_{eff}) 有明显影响（(Q) 的阈值为 10μm）。这与电感不同，电感在晶圆从 525μm 减薄到约 100μm 时，(Q) 会初始增加，而共面波导中，中央信号线产生的电场线几乎都终止于两个接地导体，不深入底层硅基板，所以 (R_{sub}) 只有在硅变得很薄时才会受影响。
• 基板电阻率的影响 ：共面波导也有三种工作模式。在准 TEM 模式（(ωR_{sub}C_{sub} \approx ωr_{Si}ε_{Si} \ll 1)）下，硅表现得像电介质，切线损耗与 (r_{Si}) 成反比，基板电阻几乎被 (C_{sub}) 旁路，(C_{sub}) 远小于 (C_{ox})，实际决定线路电容和有效介电常数。在该模式下（(r_{Si} > 10Ω - cm)），(ε_{eff}) 几乎与基板电阻率无关，但取决于基板厚度，而 (Q) 随 (r_{Si}) 增加。慢波模式（类似于电感的谐振模式）在 (ωR_{sub}C_{sub} \approx ωr_{Si}ε_{Si} < 1) 且 (ωR_{sub}C_{ox} \gg 1) 时出现，此时较小的 (C_{sub}) 被 (R_{sub}) 旁路，通过大的氧化物电容 (C_{ox}) 发生谐振，导致高有效介电常数和 (Q) 随 (r_{Si}) 减小而增加。对于非常低的 (r_{Si}) 值，基板中产生的涡流足够强，会降低单位长度电感，导致 (β) 和 (ε_{eff}) 减小（趋肤效应模式）。需要注意的是，与电感一样，基板减薄并不一定能确保所有 (r_{Si}) 值下都有更高的品质因数，特别是在慢波区域，较薄的基板会导致 (Q) 降低。

以下为相关参数总结表格：
| 参数 | 低频情况 | 高频情况 | 薄基板情况 | 高电阻率情况（准 TEM 模式） | 低电阻率情况（慢波模式） | 极低电阻率情况（趋肤效应模式） |
| ---- | ---- | ---- | ---- | ---- | ---- | ---- |
| (ε_{eff}) | 大 | 下降并趋于平稳 | 降低 | 几乎与 (r_{Si}) 无关，取决于基板厚度 | 高 | 降低 |
| (Q) | - | - | 提高 | 随 (r_{Si}) 增加 | 随 (r_{Si}) 减小而增加 | - |
| (Z_0) | - | 实部增加 | 增加 | - | - | - |

下面是共面波导传输线特性变化的 mermaid 流程图：

graph LR
    A[低频] --> B[\(ε_{eff}\)大，\(Z_0\)实部小/]
    C[高频] --> D[\(ε_{eff}\)下降，\(Z_0\)实部增加/]
    E[薄基板] --> F[\(ε_{eff}\)降低，\(Z_0\)增加，\(Q\)提高/]
    G[高电阻率（准 TEM 模式）] --> H[\(ε_{eff}\)与 \(r_{Si}\) 关系小，\(Q\)随 \(r_{Si}\) 增加/]
    I[低电阻率（慢波模式）] --> J[\(ε_{eff}\)高，\(Q\)随 \(r_{Si}\) 减小而增加/]
    K[极低电阻率（趋肤效应模式）] --> L[\(ε_{eff}\)降低/]

2.2 微带传输线

研究了线宽分别为 (W_{MS} = 30μm)、(50μm) 和 (70μm) 的三种微带传输线，假设基板电阻率为 8 Ω - cm。

• 基板厚度对有效介电常数和品质因数的影响 ：根据等效电路模型，集成微带线的有效线路电容由 (C_{ox}) 和 (C_{sub}) 的串联组成。在厚晶圆上，线路的电气特性由损耗性硅材料决定，因为 (C_{ox} \ll C_{sub})；当基板厚度足够小时，(C_{ox} \gg C_{sub})，相对介电常数约为 4 的氧化物层起主导作用。显然，减薄基板会减少基板损耗，当厚度小于 10μm 时，品质因数会提高。
• 与共面波导的比较 ：与共面波导相比，微带线的有效介电常数更高，特别是在薄基板上。这是因为微带线的电场大多局限在硅（和氧化物）层内，而共面波导几乎一半的电场线通过空气传播。从器件小型化的角度看，集成微带线似乎更有利，例如在 10μm 厚的硅上，模拟的微带线的 (ε_{eff}) 几乎是共面波导的两倍，导致传播波长缩短 40%。然而，同样由于电场的限制，模拟的微带线由于硅材料的损耗性，品质因数略低。
• 基板电阻率的影响 ：微带线也有三种工作模式。在准 TEM 模式（(r_{Si} > 10Ω - cm)）下，有效介电常数相对较低，品质因数随 (r_{Si}) 减小而降低。在慢波区域，(ε_{eff}) 达到较高值，降低 (r_{Si}) 会导致 (Q) 增加。在趋肤效应模式下，(ε_{eff}) 和 (Q) 都随 (r_{Si}) 减小而下降。与共面波导不同的是，在慢波区域减小基板厚度实际上会显著提高品质因数。例如，在 (r_{Si} = 0.05Ω - cm) 时，将基板厚度从 50μm 减小到 10μm，(Q) 几乎增加四倍。同时，具有薄硅电介质的慢波微带线表现出相对较高的 (ε_{eff})，在实际应用中很有吸引力。

微带线还可以在传统 IC 工艺的多金属/电介质堆叠中完全实现，无需硅。这类器件只需两个由氧化物电介质隔开的金属层，氧化物几乎无损耗，因此与基于硅的器件相比，可以实现较高的 (Q)。例如，10μm 氧化物的 30μm 宽微带线在 50 GHz 时 (Q) 约为 21，几乎是在 8 Ω - cm 硅上构建的同一条线的五倍。但基于氧化物的线路 (ε_{eff}) 较低，因为氧化物材料的介电常数低于硅（3.9 对比 11.9）。

以下是微带线与共面波导的对比表格：
| 传输线类型 | (ε_{eff}) | (Q) | 电场分布 | 小型化优势 |
| ---- | ---- | ---- | ---- | ---- |
| 微带线 | 高（特别是薄基板） | 相对低（慢波区域薄基板时高） | 大多局限在硅和氧化物层内 | 更有利，波长更短 |
| 共面波导 | 低 | 相对高（部分情况） | 约一半电场线通过空气传播 | - |

3. 总结与展望

传统的基板研磨技术可以提供厚度低至 20μm 的薄硅晶圆，但与厚的标准硅晶圆上的器件相比，电感品质因数和共振频率的增益小于 30%。只有将技术推向极限，提供仅几微米厚的硅层，才能实现更高的增益。然而，如果坚持使用传统的研磨方法，从电感性能的角度来看，使用厚度远小于 70μm 的晶圆可能意义不大，因为品质因数的增益很小。而且，品质因数的增益还取决于所用基板的电阻率，在电阻率约为 0.1 - 2Ω - cm 的高掺杂基板上，减薄硅晶圆甚至可能对器件质量产生不利影响。

与螺旋电感不同，共面波导传输线仅在硅基板厚度低于 10μm 时受益。需要注意的是，减薄基板会导致有效介电常数降低，从而使传播波长增大。如果传输线仅用于传输微波能量，这不是问题，但在许多情况下，半波长或四分之一波长的传输线段用于构建谐振器和阻抗变换器等组件，这将需要更大的芯片面积。与共面波导相比，具有薄硅电介质的微带传输线可以提供更高的有效介电常数，但代价是品质因数较低。一个例外是在薄的高掺杂硅上的慢波微带线，它既提供高有效介电常数又提供高品质因数。

以下是不同类型器件对基板厚度和电阻率响应的列表总结：
1. 螺旋电感 ：
- 传统研磨技术下，薄基板增益小于 30%。
- 厚度远小于 70μm 时，品质因数增益小。
- 高掺杂基板减薄可能降低器件质量。
2. 共面波导传输线 ：
- 基板厚度低于 10μm 时受益。
- 减薄基板降低有效介电常数，增大传播波长。
3. 微带传输线 ：
- 薄基板时有效介电常数高，但品质因数一般较低。
- 慢波区域薄的高掺杂硅上，兼具高有效介电常数和高品质因数。

下面是不同器件特性受基板影响的 mermaid 流程图：

graph LR
    A[螺旋电感] --> B[薄基板增益有限，高掺杂不利/]
    C[共面波导传输线] --> D[厚度低于 10μm 受益，减薄增大波长/]
    E[微带传输线] --> F[薄基板 \(ε_{eff}\) 高，慢波高掺杂情况好/]

综上所述，薄芯片技术在改善螺旋电感和传输线质量方面的真正潜力，只有在将硅晶圆减薄至 10μm 以下时才能显现出来。但这并非易事，即使研磨至 20μm 的晶圆也容易出现厚度不均匀和晶体损伤等问题。不过，新的芯片减薄技术的出现可能为实现几微米厚的硅层提供新的前景，这可以极大地改善集成微波无源组件的性能。

在未来的研究和应用中，可以进一步探索以下方向：
1. 新的减薄技术优化 ：深入研究和优化新的芯片减薄技术，以解决厚度不均匀和晶体损伤等问题，确保薄硅层的质量和稳定性。
2. 器件设计优化 ：根据不同传输线和电感的特点，结合薄芯片技术，进行更优化的器件设计，以充分发挥薄芯片技术的优势，提高器件性能。
3. 多材料集成 ：探索将不同材料与薄硅层集成的可能性，以实现更好的电气性能和小型化，满足不同应用场景的需求。

通过不断的研究和创新，薄芯片技术有望在微波无源组件领域取得更大的突破，为电子设备的高性能化和小型化做出贡献。