11、基于忆阻器的神经形态架构设计

基于忆阻器的神经形态架构设计

1. 引言

纳米级忆阻器设备的出现，为模拟生物系统强大的处理能力迈出了重要一步。忆阻器具备高密度多级存储、超低静态功耗以及与生物突触相似的行为特性，为在硬件中设计人工神经网络（ANN）的神经形态实现提供了途径。神经形态设计范式旨在利用模拟或混合信号电路模仿生物信息处理，通常能带来更高的计算效率、更低的功耗和大规模并行性。

2. CMOS/忆阻器突触电路

生物神经网络一直是比较不同软件和硬件 ANN 设计的基准。许多 ANN 研究人员的目标是模拟人类大脑的卓越性能、鲁棒性、效率和学习能力。然而，仅新皮质就包含约 200 亿个神经元，每个神经元平均与约 7000 个其他神经元形成突触连接，总数约为 1.4×10¹⁴ 个突触。因此，在基于硬件的神经网络（HNN）中模拟大脑的一小部分功能，需要精心设计硬件实现的人工突触。

一般来说，每个硬件突触有三个功能：
- 存储神经元之间的权重；
- 提供神经元之间的物理互连；
- 促进神经元之间权重的调制/编程。

在低功耗、小面积的电路中实现这些功能，对于实现大型 HNN 所需的高连接性至关重要。依赖昂贵权重存储电路（如电容电路）的设计，会因大面积开销而导致可扩展性差。接下来将讨论基于 CMOS 技术与纳米级忆阻设备集成的新一代 HNN（CMHNNs）的硬件突触电路设计。

2.1 忆阻器概述与模型

忆阻器是一种两端无源电路元件，其端电压 $v_m(t)$ 与产生的电流 $i_m(t)$ 之间存在非线性关系。根据状态相关的欧姆定律，其简单定义为：
[
\begin{cases}