20、双倍数据速率同步动态随机存取存储器（DDR SDRAM）详解

双倍数据速率同步动态随机存取存储器（DDR SDRAM）详解

1. DMA 控制器与 DDR SDRAM 背景

在数据传输过程中，DMA 控制器和 CPU 的工作方式有所不同。对于每个传输的字，CPU 需要依次执行取 LDR 指令（将字加载到寄存器）、执行该指令（将数据从 SDRAM 加载到内部寄存器）、取 STR 指令（将寄存器内容存储为字）以及执行该指令（将内部寄存器的数据存储到 SRAM）。而且在每次循环迭代中，CPU 还需执行一系列其他指令，用于计算 SDRAM 中的地址、递增和比较循环索引等。而 DMA 控制器仅负责从 SDRAM 突发式地传输数据，并将其突发式地转发到 SRAM，无需取和执行加载/存储指令，这不仅减轻了 CPU 的负担，也是使用 DMA 控制器的另一个好处。

为了进一步加快内存传输速度，DDR SDRAM 应运而生。传统的方法如加宽数据总线或提高总线速度都存在一定问题。加宽总线会增加数据总线上的噪声，降低数据/信号完整性；提高总线速度则会导致数据/信号完整性变差以及功耗增加。DDR SDRAM 采用在时钟的两个边沿传输数据的方式，在不增加时钟频率和数据总线宽度的情况下，使数据总线带宽翻倍。

2. DDR SDRAM 的内部结构与工作原理

2.1 内部结构

DDR SDRAM 与 SDRAM 的内部结构相似，但 I/O 块有显著改进。以 8 位 DDR SDRAM 为例，其 I/O 块由 16 位输出寄存器、2/1 多路复用器、DQS 生成器、两个 8 位输入寄存器、写 FIFO 和 I/O 逻辑组成。

2.2 工作原理

• 2N -