normog的博客

在数学中，辗转相除法，又称欧几里得算法（Euclidean algorithm），是求取最大公约数的一种算法。辗转相除法首次出现于欧几里得的《几何原本》中的第Ⅶ卷，书中的命题ⅰ和命题ⅱ所描述的就是辗转相除法，而在中国，辗转相除法最早出现在《九章算法》中。辗转相除法之所以有效是因为其基于一个核心原理，即：两个数的最大公约数等于其中较小的数字和二者之间余数的最大公约数。

虽然 RS触发器 输出有 Q和`Q（它们的值反相），但是平时沟通时是以Q为默认，比如说 RS 触发器输出1，那么就是指 Q 输出 1。1、首先用 multisim （或logsim）采用门电路或者74LSxx系列设计基本RS、D触发器，进行仿真，写成真值表。前面RS触发器当输入R=1，S=1的情况时，输出是不确定的状态，这种情况比较棘手。2、在控制台上，用硬件联线完成SR触发器、D触发器的实际电路，对真值表进行验证并记录。CP= 0：G3、G4被封锁，D的变化不能传到G1、G2，触发器保持现状态。

安装配置Quartus和ModelSim软件后，首先使用Logsim绘制一个3-8译码器电路图，列出3-8译码器的逻辑真值表。然后采用Verilog编程（if-else或者case）设计一个3-8译码器，生成RTL原理电路图；编写一个仿真测试文件，对3-8译码器进行仿真测试，输出测试波形图和Transcript结果。

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档。

以上就是今天要讲的内容，本文仅仅简单介绍了在Ubuntu系统下用C语言编写一个简单程序，还有更多用法需要我们去探索。

在电子设计与工程领域，仿真平台与编程软件是工程师们不可或缺的工具。近期，我深入学习了Proteus仿真平台和Keil软件，并在这两款工具的使用中获得了不少感悟。Proteus仿真平台以其直观的操作界面和强大的仿真能力给我留下了深刻印象。通过该平台，我可以轻松构建电路图，模拟电路的工作状态，从而验证设计的可行性。这一过程极大地提高了我对电路设计的理解和实践能力。Keil作为一款强大的编程工具，为我的嵌入式系统开发提供了极大的便利。

在使用SDCC和Edsim51的过程中，无疑是一个融合了学习、实践与探索的绝佳机会。这两者都是非常好用的工具，SDCC（Small Device C Compiler）作为一款优秀的C语言编译器，而Edsim51则是一个强大的51单片机仿真软件。SDCC的编译效果相当出色，生成的代码不仅体积小，而且运行速度快，非常适合在资源有限的单片机上使用。Edsim51为我提供了一个虚拟的51单片机环境，让我可以在没有实际硬件的情况下进行程序的调试和测试。这极大地降低了学习成本，也让我可以被硬件问题所困扰。。

选用74LS00二输入端四与非门两个，74LS00芯片14引脚接入+5v，74LS00芯片7引脚接入地0v，按测试电路图2接线，并按表2改变A,B,C,D的状态，观察输出端Y，Z的状态。选用74LS20四输入端两与非门一个，74LS20芯片14引脚接入+5v，74LS20芯片7引脚接入地0v，按测试电路图1接线，并按表1改变A,B,C,D的状态，观察输出端Y的状态。实现基本逻辑运算和常用逻辑运算的单元电路称为。是组成各种数字电路的基本单元电路。

按（二）中电路图接线，输入端 A、 B、 C、 D 接至逻辑开关输出插口，输出端 Z 接逻辑电平显示输入插口，按真值表要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与（一）中真值表进行比较，验证所设计的逻辑电路是否符合要求。根据设计任务的要求建立输入、 输出变量， 并列出真值表。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式， 画出逻辑图， 用标准器件构成逻辑电路。用“ 与非” 门设计一个表决电路：当四个输入端A、B、C、D中有三个或四个为“ 1” 时，输出端才为“ 1”。

译码器（Decoder）的作用正好与编码器相反，是将一个N位二进制代码（N个输入信号）转译为2的n次方个输出的高/低电平信号(或者另一种代码)。特征提取： 通过编码器，可以从原始数据中提取出高层次的、语义相关的特征，这些特征对于解决各种任务（如语言翻译、情感分析等）至关重要。编码器（Encoder）的逻辑功能是将2的n次方个输入信号的高/低电平信号编成一个对应的n位二进制代码。生成输出： 译码器是编码器的对应部分，它将编码器生成的抽象表示转换回可理解的格式，如文本、图像等。