36、快速加法器设计教学：重温拉德纳与费舍尔方法

快速加法器设计教学：重温拉德纳与费舍尔方法

1. 二进制加法器的延迟和成本下限

在设计二进制加法器时，我们往往认为更优的方法正等待着有创意或幸运的发明家去发现。首先，我们来明确二进制加法器延迟和成本的下限。

定理2 ：假设每个组合门的输入数量被限制为 $c$。那么，对于实现 $adder(n)$ 的每个组合电路 $G$，有以下关系成立：$c(G) \geq n/c$ 且 $d(G) \geq \log_c n$。

证明这个定理的主要困难在于，我们要对一个未知的电路进行证明。我们不确定是否存在更好的加法实现方式，也许加数某些位的某个奇特但简单的布尔函数能帮助我们更快或更廉价地计算和。不过，我们不考虑所有可能的加法器设计方法，而是依赖于每个加法器都必须具备的最简单属性。实际上，证明基于每个加法器共有的拓扑属性：
- 从每个输入到输出 $S[n - 1]$ 必须存在一条路径。
- 每个组合门的输入数量被限制为 $c$。

所以，定理2的证明揭示了组合电路的内在局限性，而非设计者的无能。

问题7 ：证明定理2。
提示：证明输出位 $S[n]$ 依赖于所有输入。这意味着在不知道所有输入位的值的情况下，无法确定 $S[n]$ 的值。证明在输出依赖于所有输入的每个组合电路中，延迟至少是输入数量的对数级，成本至少是输入数量的线性级。依靠每个门的输入数量最多为 $c$ 这一事实。

回顾 ripple - carry 加法器 $rca(n)$，我们发现它的成本是最优的（达到一个常数），但其延迟是线性的。而延迟下限是对数级的，所以可能存在更