笔试题-2023-大疆-FPGA【纯净题目版】

于 2023-02-09 23:11:02 发布
阅读量1.4k 收藏 2
点赞数
CC 4.0 BY-SA版权
分类专栏： 2023 数字IC设计秋招复盘——数十家公司笔试题、面试实录 文章标签： fpga开发 经验分享 刷题 笔试题 秋招
欢迎点赞哦!
本文链接：https://blog.youkuaiyun.com/lum250/article/details/128962134
这是一篇关于大疆公司2023年FPGA笔试题的分享，涵盖了Verilog语法、跨时钟域处理、堆栈知识、二进制运算、GPIO特性等数字IC设计相关问题。题目涉及单选题和多选题，包括了提高AXI总线带宽、消除时序问题、FPGA资源管理等多个知识点。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

回到首页：2023 数字IC设计秋招复盘——数十家公司笔试题、面试实录
推荐内容：数字IC设计学习比较实用的资料推荐

题目背景

  • 笔试时间：2022.08.14
  • 应聘岗位：数字IC设计
  • 笔试平台：赛码

题目评价

  • 难易程度：★★★★★
  • 知识覆盖：★★★☆☆
  • 超纲范围：★★★☆☆
  • 值得一刷：★★★☆☆

文章目录

单选题 5分

1 关于Verilog中的function语句，以下说法错误的是:
  • A 函数的定义只能位于module中，不能位于过程块中
  • B
了解本专栏 订阅专栏 解锁全文
大疆FPGA/芯片开发工程师（A卷）笔试题（含详解）
Mr.翟的博客
02-02 1万+
大疆芯片开发岗A卷 一、单选题 1.下列关于多bit数据跨时钟域的处理思路，错误的有   A、发送方给出数据，接收方用本地时钟同步两拍再使用   B、发送方把数据写到异步fifo,接收方从异步fifo里读出   C、对于连续变化的信号，发送方转为格雷码发送，接收方收到后再转为二进制   D、发送方给出数据，发送方给出握手请求，接收方收到后回复，发送方撤销数据 2.对12.918做无损定点化，需要的最小位宽是多少位，位宽选择11位时的量化误差是多少   A、12位，0.0118   B、13位，0.0039
大疆笔试题——FPGA开发工程师
FPGA/MATLAB学习教程/源码/项目合作开发
09-16 5020
大疆笔试题——FPGA开发工程师
大疆FPGA开发工程师笔试
weixin_41458037的博客
05-20 4869
作者：zhsjfpga 链接：https://www.nowcoder.com/discuss/85430 来源：牛客网 一共是75分钟的时间，从19:30到20:45，题型如下：（可能分值会有错误，实在记不清了） 20个单选： 40分 10个多选： 20分 5个填空题：15分 5个简单题：25分 FPGA开发板工程师的题目，个人感觉考得很琐碎，涉及到的点很多，楼主答得不是很好，...
2020年大疆芯片开发笔试（一）【FPGA资源】【存储器问题】【Source clock latency 约束】
DengFengLai123的博客
05-05 1452
（2020年大疆芯片开发）下列说法正确的是（） A、乘法器在 FPGA 上必须使用 DSP 资源 B、基于 SRAM 的 FPGA 器件，每次上电之后必须重新进行配置 C、FPGA 的 ChipScope 设置同样的采样深度，如果想一次观测更长时间的信号波形，可以将采样时钟换成更高频率的时钟 D、Source clock latency 也属于 FPGA IO 接口约束 答案：B 解析： A. 基础资源 A. LUT 和 DSP 乘法器可以通过 LUT 实现，特别是位宽较少的时候，默认使用 LUT 查找表实
2018大疆校招软件岗位笔试题目（求有效工作时间）——未在线验证
wwb_nuaa的博客
08-31 8970
题目 在DJI的工时打卡计算系统中，一个工作日的定义是由工作当日当天的凌晨03:00:00开始，到隔天凌晨03:00:00（不包含）为止。 这其中，工作日当天的中午12:30:00到下午14:00:00（不包含）为午休时间，不计入工作时间。 Tom由于工作繁忙，担心自己有时候会忘记打卡，因此他每次经过打卡机到时候都会不由自主地打一次卡。为了更好的了解自己的工作情况，Tom找到了自己整个八
笔试题-2023-大疆-数字IC设计【纯净题目版】
w0shishabi的博客
02-09 2093
笔试题-2023-大疆-数字IC设计【纯净题目版】
2023 数字IC设计秋招复盘——数十家公司笔试题、面试实录
w0shishabi的博客
01-06 1万+
由于是本人的亲身经历，所以想通过付费专栏获得一些收益。扣除平台的抽成后，我会将最终收益的一半捐献给贫困山区助学基金。专栏内容： 1. 几十场笔试真题的原题纯净版与个人解答版。 2. 几十场面试实录，包含提问、解答与个人复盘建议。 3. 个人整理的知识点总结。 4. 求职准备、简历制作方面的建议。
驱动开发工程师笔试题目
12-19
驱动开发工程师笔试题目，自己整理的，写的不错，如有版权问题可留言
校招笔试题总结（FPGA）
wuli_Thames的博客
03-31 3677
一、填空 系统总线PCIE3.0链路速率最大为（126.031）Gbps I2C总线中一个是数据线，另一个是（时钟线） PCB上的互连线按类型分为（微带线）和（带状线） 差分信号先的基本原则（等距）和（等长） 网络存储中，DAS、NAS、SAN的中文名称为（直连式存储）、（网络接入存储）、（存储区域网络） 二、简答题 解释SRAM、SSRAM、SDRAM，并说明其异同点。 解释FP...
大疆2019校招FPGA笔试总结
weixin_30305735的博客
08-31 1940
转载： 1.对于同步fifo，每100个cycle可以写入80个数据，每10个cycle可以读出8个数据，fifo的深度至少为？ 写时钟频率 w_clk, 读时钟频率 r_clk, 写时钟周期里，每B个时钟周期会有A个数据写入FIFO 读时钟周期里，每Y个时钟周期会有X个数据读出FIFO 则，FIFO的最小深度是？ 计算公式如下： fifo_depth = burs...
FPGA面试题目笔记（一）——FPGA开发流程、亚稳态和竞争冒险、建立保持时间、异步FIFO深度等
H19981118的博客
05-23 1万+
同步异步电路、同步异步复位、时钟偏移和抖动、最小工作周期计算、触发器锁存器
2014大疆嵌入式笔试题---个人答案
wake_alone
07-06 2908
笔试题链接：https://wenku.baidu.com/view/93742149580102020740be1e650e52ea5418ce73.html?rec_flag=default&sxts=1530858141985&sxts=1530860768746一：1.1）   4+1+1+2+4=122）   大小端程序，主要是union吧。2.1）  看着像是结构体的m...
IC/FPGA大疆笔试题分析(预分析)
Reborn Lee
08-04 1万+
上午刚参加完一场面试，晚上又有大疆的FPGA笔试题要做，下午临时磨刀，找点往年的笔试题练练手： 1 如果只使用2选1mux完成异或逻辑，至少需要几个mux？ 这类问题，我在以前的博客中练习过：https://blog.youkuaiyun.com/Reborn_Lee/article/details/89518120 至于思路，我在后面给出，先写出表达式，在根据表达式画出原理图： 可知，两个可以实...
2020届大疆FPGA开发工程笔试题概要
weixin_44167319的博客
08-07 2744
首先，昨天刚做完大疆笔试题。总的来说，非常的难，比其他公司的题大概难上百分之50。 第二，大疆的题目不仅仅包括FPGA开发流程，还包括IC设计后端即芯片测试和芯片设计，还有systemverilog以及C语言编程。 第三，往年别人写的都是经验之谈，不是假的。我就是因为没相信导致部分原题变种没有做出来，比如CPU启动过程。 再说一句笔试前批比后批简单。个人观点。 大概的题目有： 1、是FP...
大疆FPGA/芯片开发工程师（A卷、B卷）笔试题详解
Mr.翟的博客
02-02 5470
大疆芯片开发岗A卷 文章目录一、单选题 / 多选题 **说明：答案仅供参考，个别可能存在错误。** 一、单选题 / 多选题 1.（单选）关于流水线设计的理解，错误的是C   A、流水线可以提高系统并行度   B、流水线设计的思想，是使用面积换取速度   C、流水线设计会导致原有通路延时降低   D、关键路径中抓入流水线，值号提高系统对钟频率 解析：（流水线消耗了更多的寄存器资源（时序资源），提高了并行度；流水线会降低系统时钟周期，增加系统的时钟频率；使用面积换取速度；但也导致了原有的数据通路的延时增加） 2
牛客Verilog语法刷题Day 1
gaishidra的博客
05-01 1688
校验器的输入是由原始数据位和校验位组成 对于奇偶校验，若合法编码中奇数位发生了错误，也就是编码中的1变成0或0变成1，则编码中1的个数的奇偶性就发生了变化，从而可以发现错误，但不能检测出是哪些位出错。 对于一个设置为50MHz的移位寄存器，把16左移到128，需要（）ns A. 30 B. 40 C. 50 D. 60 本题答案选D,从16到128需要3位，50MHz的时钟为20ns，移动3位则为60ns 时间(s)=1/时钟频率(单位换算成HZ)，50MHz的时钟为20n.
大疆2018机器学习笔试
weixin_37699515的博客
04-20 3961
自己还是没准备，就被拉出去----所以总结一下，秋招加油~~还是挺基础的。1. CNN计算outsize  =（insize-flitersize+2*padding）/stride + 1对于感受野，设当前层n感受野大小RF=1; stride等于当前层前面所有层stride的乘积迭代： for i=n-1---1:RF=(RF-1）*stride + size；另外，特别注意···多通道的偏置...
笔试面试 20届大疆FPGA题目
weixin_45912567的博客
08-12 1373
题目描述：设计一个电路，使用时序逻辑对一个单bit信号进行毛刺滤除操作。高电平或者低电平宽度小于4个时钟周期的为毛刺。用verilog写出代码 一、 解题思路： :计数器法 分别定义一个高电平计数器和低电平计数器，高电平计数器在输入为高的时候计数，计数到3或者检测到低电平清零； 低电平计数器在输入为低的时候计数，计数到3或者检测到高电平清零。 当计数器计数到3且输入为对应电平（高电平计数器计数到3且输入电平为高、低电平计数器计数到3且输入电平为低），则表示不是毛刺，可以输出。 边沿检测计数法 只要有
大疆2018校招笔试题
热门推荐
zhanglu_1024的博客
09-08 2万+
大疆的题，挺复杂，最起码描述是的。。。 底下的答案仅供参考，没有一道是全部AC的。 //两个小车，走一步能量消耗1，方向为1向右，-1为向左，首先输入路途长度，然后输入两行，每行第一个为小车的能量，第二个位小车起始位置，第三个为方向。求几个小车可以走出去？ #include #include using namespace std; int Many(vector
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ChipWeaver

觉得有用的话点个赞吧 :)

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值