w0shishabi的博客

1 IP核说明结构：主要的接口：系统接口（SYS）。PCIe接口（PCI_EXP）。配置接口（CFG）。事务接口（AXI-Stream）。物理层控制与状态接口（PL）。该模块以数据包的形式与各模块进行通信。从发送到接收组件，携带信息（指的是用户的信息）的数据包在事务层以及数据链路层形成。在发送的过程中加了一些其他的必要的信息（各层处理数据包需要的信息）。在接收端，接收单元的每一层处理进入的包，剥离相关信息并将包转发给下一层。1.1 遵循的标准《PCI Express Base Sp

目录3 使用IP核进行设计3.1 通用设计指南3.1.1 了解困难程度3.1.2 理解信号流水线以及同步3.2 初始化FIFO产生器3.3 FIFO用法和控制3.3.1 写操作3.3.2 读操作3.3.3 握手标志信号3.3.4 可编程标志位3.3.5 数据计数3.3.6 不对称数据位宽**First-Word Fall-Through情况下的非对称位宽结构**3.3.7 Block RAM 和 FIFO Macros 的内嵌寄存器3.3.8 Block RAM与FIFO Macro中的Embedded R

目录1 概览1.1 应用1.2 不支持的功能2 产品规格2.1 性能2.1.1 最大频率2.1.2 延时2.1.3 吞吐量2.3 端口描述2.3.1 用户接口1. **顶层接口**2. **帧接口**3. **发送数据**4. **接收数据**5. 帧效率2.3.3 **Streaming接口**1. **发送与接收数据**2.3.2 时钟接口2.3.4 流控制接口2.3.5 状态、控制、传输接口2.3.6 CRC接口1 概览Aurora 64B66B是一个轻量化的，多吉比特（multi-gigabit

介绍：The 7 series FPGAs Transceivers Wizard LogiCORE™ IP 自动创建配置7系列fpga 收发器的HDL封装。向导可以配置一个或多个支持行业主流标准的高速串行收发器。或者从零开始支持各种自定义协议。功能：创建配置7系列fpga 收发器的HDL封装。自动对模拟设置进行配置。预定义了提供Aurora 8B/10B, Aurora 64B/66B, CEI-6G,DisplayPort, Interlaken, Open Base StationAr..