w0shishabi的博客

文章目录1 为什么需要功能覆盖率？2 怎么收集覆盖率？3 怎么收敛覆盖率？4 覆盖率有哪些类型？4.1 代码覆盖率4.1.1 代码覆盖率衡量的指标？4.1.2 代码覆盖率衡量的内容？4.1.3 怎么测试代码覆盖率？4.2 功能覆盖率4.2.2 怎么测量功能覆盖率？4.2.3 什么是覆盖组？4.3 漏洞率4.4 断言覆盖率5 功能覆盖的策略？功能覆盖率是用来衡量哪些设计特征已经被测试程序测试过的一个指标。1 为什么需要功能覆盖率？如果是定向测试，测试中的覆盖率是隐含的，设计规范列出了100个特征，需要做

文章目录1 为什么 SystemVerilog 需要面向对象编程？2 OOP术语以及与 Verilog-2001 大致对应关系？3 SystemVerilog OOP 中的类 class3.1 怎么定义类？3.2 在哪里定义类？3.3 怎么创建对象？4 怎么使用类建立一个测试平台？4.1 事务处理器的结构？1 为什么 SystemVerilog 需要面向对象编程？Verilog 语言没有结构（struct），只有位和数组，而且数组是静态的，需要修改数组大小需要修改源代码并重新编译。面向对象（OOP）编

文章目录1 为什么需要更高层次的方法连接 Testbench 与 DUT？2 SystemVerilog 接口2.1 什么是接口？2.2 接口怎么连接？2.3 接口的优缺点？3 SystemVerilog 控制通信中时序问题地结构？3.1 使用时钟块控制同步信号地时序4 SystemVerilog 引入的新的时间片的划分方式？5 SystemVerilog 新增的结束仿真的方法？6 接口中时钟块的信号是怎么同步的？7 为什么在程序（program）中不允许使用always块？8 SystemVerilog

文章目录1 SystemVerilog 从C/C++ 引入的操作符和语句？2 SystemVerilog 对函数、任务形式的新增内容？3 SystemVerilog 在子程序参数上的新增内容？4 SystemVerilog 时间单位和精度新增内容？1 SystemVerilog 从C/C++ 引入的操作符和语句？可以在for循环定义循环变量。自动递增符号"++“，自动递减符号”–"。continue 和 break，用于跳过本轮循环 和 终止循环。2 SystemVerilog 对函数、任务形

目录1 SystemVerilog引进的新的数据类型的优点？2 Verilog与SystemVerilog内建数据类型的比较？2.1 Verilog2.2 SystemVerilog3 Verilog与SystemVerilog数组的比较3.1 定宽数组3.2 动态数组3.3 关联数组3.4 SystemVerilog定宽数组与动态数组赋值3.5 数组的方法3.5.1 数组缩减方法3.5.1 数组定位方法3.5.1 数组排序方法4 SystemVerilog 的新数据类型：队列4.1 队列的操作5 Syst

目录---------- 0 引言 ----------1 创建SystemVerilog的原因？2 采用SystemVerilog的好处？---------- 0 验证导论 ----------1 与HDL相比，SystemVerilog 硬件验证语言（Hardware Verification Language，HVL）的典型性质？2 测试的层次？3 测试平台的功能？4 定向测试4.1 定向测试步骤？4.2 优点？4.3 缺点？5 随机测试6 随机化对象是什么？7 功能覆盖率的测量和使用步骤？8 测试平