其他芯片变化相关分析模式
随着制造工艺越来越先进,在时序分析规模不断增大的同时,对时序分析精度的要求也越来越高,因此常规的芯片变化相关分析模式已经无法满足当前更高级的时序分析要求。
本节将介绍两种更高级的芯片变化相关分析模式:高级芯片变化相关分析模式和参数化芯片变化相关分析模式。
高级芯片变化相关(AOCV)分析模式
在真实状态下,由于晶圆的片上局部工艺偏差,PVT等因素在单一芯片所造成的影响是随机的,比如在同一条时序路径上,可能有的单元的延时会加快,有的单元的延时会变慢。基于常规的芯片变化相关分析模式的时序分析方法由于使用统一的时序减免值,所以该分析模式存在缺点。基于OCV分析模式的建立时间计算示意图如下所示。
建立时间的计算公式如下:
Tlc+Td+Ts<Tcc+Tp
其中,Tlc为发射时钟最快路径延时值,Td为最快数据路径延时值,Ts为捕获时序单元的建立时间要求值,Tcc为最慢捕获时钟路径延时值,Tp为时钟周期。
时序减免值设置如下:
set_timing_derate -early 0.9
set_timing_derate -late 1.1
那么Tlc、Td、Ts的延时会变大,Tcc的延时会加快。其建立时间由于在最快路径和最慢路径中分别使用统一的时序减免值,这样最快路径延时会越来越快,最慢路径延时越来越慢,是时序分析结果过于悲观,这样会导致时序收敛难度加大。
&