Xilinx FPGA资源解析与使用系列——Transceiver（三）复位理解TXlane

FPGA十年老鸟

已于 2022-03-03 20:06:29 修改

阅读量7.5k

点赞数 12

CC 4.0 BY-SA版权

分类专栏： FPGA资源 SERDES 文章标签： fpga

于 2022-03-01 20:36:47 首次发布

本文链接：https://blog.youkuaiyun.com/gzy0506/article/details/123214806

SERDES 同时被 2 个专栏收录

28 篇文章 ¥199.90 ¥299.90

订阅专栏

超级会员免费看

FPGA资源

16 篇文章 ¥99.90 ¥299.90

订阅专栏

超级会员免费看

本文详细探讨了Xilinx FPGA中Transceiver的复位机制，特别是QPLL和TX链路的复位过程。通过分析GTWizard_0_TX_STARTUP_FSM模块，揭示了复位状态机的工作流程，包括QPLL锁定、GTTXRESET和TXUSERRDY的控制。文中还强调了在顺序模式下复位时的各项条件，并指出在实际应用中，通常仅使用GTTXRESET进行复位操作。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

Xilinx FPGA资源解析与使用系列——Transceiver（三）复位理解之一

前言
复位模式
复位的步骤
顶层使用

前言

本文将结合ip example工程来理解transceiver的复位，通过学习记录，力求将其复位过程理解通透。
参考工程为serdes_3g

复位模式

手册中提到了两种复位模式
复位模式
1、顺序模式
2、单步模式

在这里插入图片描述
在ip example中，是直接使用顺序模式的，而且手册也是推荐使用顺序模式，那么我们就直接研究顺序模式了，单步模式暂时不关注

        //-------------------- Transceiver Reset Mode Operation --------------------
        .GTRESETSEL                     (tied_to_ground_i

了解本专栏

订阅专栏解锁全文

超级会员免费看

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

FPGA十年老鸟

关注关注

12
点赞
踩
22

收藏

觉得还不错? 一键收藏
1
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
打赏
打赏
打赏举报

举报

专栏目录

订阅专栏

Xilinx FPGA资源解析与使用系列——Transceiver（一）参考时钟解析

gzy0506的博客

12-23

9689

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 Xilinx FPGA资源解析与使用系列——Transceiver（一）参考时钟解析前言IP核的部分设置Quad 的定义是什么？使用QPLL还是CPLLREFCLK0 Q2、REFCLK1 Q2这些时钟输入的架构？QPLL输入为什么可以选择4个输入源？总结前言高速串行Transceiver是FPGA的精华所在，没用过它都不好意思说自己是玩FPGA的。但其复杂的结构确实劝退了一大波人。尽管目前xilinx的example已经做的很牛逼

Xilinx FPGA资源解析与使用系列——Transceiver（五）复位理解RXlane

gzy0506的博客

03-03

6581

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 Xilinx FPGA资源解析与使用系列——Transceiver（四）复位理解RXlane复位模式复位的步骤顶层使用复位模式同TX链路一样，RX的复位模式也是包含两种操作，这部分设置都一样 1、顺序模式 2、单步模式在ip example中，是直接使用顺序模式的，而且手册也是推荐使用顺序模式，那么我们就直接研究顺序模式了，单端模式暂时不关注 //-------------------- Transceiver R

1 条评论您还未登录，请先登录后发表或查看评论

Xilinx FPGA复位逻辑处理小结

civee的博客

05-14

2270

Xilinx FPGA复位逻辑处理小结 1. 为什么要复位呢？（1）FPGA上电的时候对设计进行初始化；（2）使用一个外部管脚来实现全局复位，复位作为一个同步信号将所有存储单元设置为一个已知的状态,这个全局复位管脚与任何其他的输入管脚没有什么差别，经常以异步的方式作用于FPGA。因此，设计人员可以在FPGA内部采用异步或者同步的方式来复位他们的设计。 (always@(posedge clk or posedge rst) ) 2. 复位是针对存储单元--触发器，首先有必要了解一下触发器（fli

QPLL与CPLL的区别

最新发布

weixin_41230430的博客

06-14

903

项目QPLLCPLL所在结构Quad（4个通道共享）每个通道独立功耗✅ 低（共享）❌ 高抖动性能✅ 高速/低抖动适用一般启动速度慢快频率范围更高频率（支持 ≥10Gbps）中等频率（通常 ≤12.5Gbps）多通道应用✅ 支持共享❌ 不支持用途举例。

FPGA的ADC信号采集ADS52J90-JESD204B接口

ltqdxl的博客

02-02

4346

本篇的内容是基于博主设计的jesd204b接口的ADC和FPGA的硬件板卡，通过调用jesd204b ip核来一步步在FPGA内部实现高速ADC数据采集，jesd204b协议和xilinx 的jesd204 IP核相关基本知识已在前面多篇文章中详细介绍，这里不再叙述~

AD9162数据链路lanes与FPGA高速BANK引脚交叉相连导致vivado编译失败

Kevin

08-26

992

AD9162 lane交叉导致的编译报错

转载：xilinx7系列GTX的复位设计

shanefly_hs的专栏

06-24

4365

专家秘笈连载三：7系列GTX的复位设计前言随着半导体技术，特别是 FPGA 的发展，单片芯片的处理能力越来越强。现在单片的处理能力都在 1Tbit 以上。而要处理这么多的数据，单靠原来的 LVDS, LVPECL 已经无法满足芯片接口吞吐量的要求。所以，如今越来越多的应用都用到高速 SERDES。 XILINX 的 SERDES 作为业

Xilinx FPGA资源解析与使用系列——Transceiver（九）TX buffer使用和旁路

gzy0506的博客

03-08

7318

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 Xilinx FPGA资源解析与使用系列——Transceiver（八）TX buffer使用和旁路TX buffer vs 相位对齐电路TX Buffer Bypass总结 TX buffer vs 相位对齐电路在GTX/GTH收发器 TX链路中有两个内部并行时钟作用于PCS：PMA并行时钟(XCLK)和TXUSRCLK时钟域。为了发送数据，XCLK的速率必须匹配TXUSRCLK的速率，并且两个时钟域所有相位差异必须解决。 G.

Xilinx FPGA资源解析与使用系列——Transceiver（十）PRBS、RX Equalizer、CDR

gzy0506的博客

03-17

9435

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 Xilinx FPGA资源解析与使用系列——Transceiver（十）PRBS、RX Equalizer、CDRPRBS测试序列RX Equalizer （DFE 和LPM）RX CDRTX Driver PRBS测试序列 TX部分：看这个图基本就一目了然了。这个和ibert界面的选择测试序列功能是可以对应上的。包含4中PRBS码以及FAST CLK和SLOW CLK。其次还要注意Polarity Inversion，之前我.

基于VC709构建FPGA开发学习平台(六)-光纤接口硬件测试

bitart的博客

04-07

1358

采用外部光纤回环的方式对光纤部分硬件进行了测试，并对常见的问题进行了参考说明

Vivado gtwizard学习笔记

星旭的博客

04-03

6161

Xilinx官网链接： https://china.xilinx.com/support/documentation/ip_documentation/gtwizard/v2_6/ug769_gtwizard.pdf

GT Transceivers Wizard IP参数设置说明

weixin_44877786的博客

02-14

8503

1、IP核参数设置说明 1.1 GTX IP第二页设置图 1 GTX IP Page 2 of 7 如图1： 1）协议设置 ①在协议选择下拉菜单中选择相应数据协议，其中“Start from scratch”是无协议，相当于自定义数据帧格式。 ②根据项目要求，设置数据速率“Line Rate”为10G；根据板上资源，选择参考时钟频率“Reference Clock”为200MHz。 ③当不需要使用TX端时，可勾选“TX off”将其关闭...

arria10 FPGA芯片，每个bank内部的lane是什么

weixin_41230430的博客

10-04

820

在Arria 10 FPGA芯片中，每个Bank内部的Lane是数据通道的重要组成部分，用于实现高速数据传输和接口功能。

Xilinx关于GTX的IP核serdes仿真和使用

热门推荐

hy_520520的博客

12-30

1万+

摘要：本文介绍了基于Xilinx 7系列FPGA（xc7k325tfbg676-2）的GTX高速串行收发器开发实践。通过对比三种编码模式（无编码、8B/10B编码和64B/66B编码）的实现，详细分析了GTX在8Gbps速率下的数据传输机制。重点阐述了收发器的架构组成（含PCS和PMA模块）、时钟恢复原理，以及不同编码方式对数据传输稳定性的影响。通过修改Xilinx提供的示例工程，实现了自定义数据发送和接收验证，并讨论了各模式下数据对齐和错误检测的实现方法。文章还结合UG476文档，解释了GTX收发器的内部

GT收发器IP核调用——学习记录

qq_59109468的博客

10-18

1481

gt0_tx_fsm_reset_done_out：状态机复位完成端口，GT内部状态机复位完成后代表可以收发数据。gt0_rx_fsm_reset_done_out：状态机复位完成端口，GT内部状态机复位完成后代表可以收发数据。gt0_txcharisk_in：发送K码指示信号，若当前发送K码，将对应比特赋值1，若发送数据，对应比特赋值0。soft_reset_tx_in：软复位，对整个GT的PCS PMA及外围逻辑复位。soft_reset_rx_in：软复位，对整个GT的PCS PMA及外围逻辑复位。

FPGA开发PCIe

DanyLin's 优快云

10-08

9961

一、PCIe简介 PciE是pci express的简称,是为了解决pci带宽限制而开发的新技术。并行信号由于受信号串扰的影响,带宽做到pcix 64bit位宽x133M基本已经到了瓶颈了,要进一步提高总线带宽一种新技术迫在眉睫,PCIE就是在这种背景下提出的。 pcie发展到今天已经有了三个版本,分别被称为gen1,gen2,gen3即一代,二代,三代。截至目前二代pcie已经在计算

Xilinx平台Aurora IP介绍（四）Example Design介绍

数字IC/FPGA杂货铺，找一找，或许有你想要的~

12-27

9412

多看一些example design之后，你就会发现都是熟悉的配方~

New GT wizard subsystem在vivado 2024.2版本中的使用

HackEle的博客

04-01

132

新的 GT Wizard 子系统引入了参数自动传播机制，使得配置参数可以从Parent IP 直接传递至 GT Wizard，避免重复配置，提高设计效率。引入了新的复位逻辑和参数传播机制。它的可以是单工或者双工的，是一定数量的channel或者lane的集合，可以指定对应的Transceiver config（LRs）来进行快速配置。在 24.2 版本中，GT Wizard 迎来了重要的更新，添加了新的IP： GT Wizard 子系统（GT Wizard Subsystem）。想要了解FPGA吗？

基于8B10B的GT收发器PHY层设计（2）GT_module模块设计

m0_56222647的博客

03-30

2006

根据官方的example design设计一个自定义协议的高速PHY设计那么现在我们需要进行GT设计的时候，只需要正确配置时钟信号，然后控制输入输出数据以及K码指示信号等用户数据接口即可，需要例化多个GT channel的话就再gt_module当中例化多个gt_channel模块即可，不可以例化多次gt_module，因为包含在gt_module中，而只能例化一次参考FPGA奇哥系列网课。