gzy0506的博客

有时候我们想生成一个网表文件，但vivado默认是会生成一个dcp的文件，加密性时非常好的，但又过于黑盒子了，而通过原理图按钮只能看到原理图图形，如果将原理图生成全部是原语的文本呢。

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档。

我们在编译FPGA工程的时候一般需要对版本号的更新，一般来说都会有一个日期或者时间的版本标识，在上板调试的时候用于表征当前版本确实已经更新成功，或者作为FPGA发布版本的标识等等。但有时候我们有时候会忘记更新版本号，从而导致时间的浪费。下面我们就是要解决这个痛点，利用vivado的tcl功能自动进行日期版本号的更新这个小技巧解决了每次编译需要手动更新编译日期的问题。

查漏补缺。

提示文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档。

之前在《modelsim独立仿真quartus平台工程》一文中说过quartus的ip核每次需要仿真的时候tcl文件中需要加大量的文件，感觉非常的麻烦。这里找到了一种简便一点的方法有一个工程有二三十个fir滤波器，如果我要仿真的话，按照我之前的搞法，我tcl文件都要写一大堆，而且维护起来超级麻烦。这是我之前一直不喜欢quartus的原因，但最近必须在quartus做开发，也就没得选了。为了方便维护tcl文件，在定义每个ip核的时候，名字都定义为如下格式fir_xxx1_ipfir_xxx2_ipfi

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档FPGA开发技巧备忘录——Xilinx JTAG to AXI Master IP的使用前言用法Tcl指令展望前言无意间发现了JTAG to AXI Master IP核，发现这个东西对于FPGA单独调试应该比较有用，故而来研究了一番，发现这个东西切实很好用而且也比较简单。想起我之前为了构造一个指令系统专门写了一个UART2BUS，如果当时我知道使用JTAG to AXI Master IP核，那我肯定直接使用这个了，所以说真的是要.

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档FPGA开发技巧备忘录——verilog系统函数做复杂运算前言$clog2Real math functions$random 随机数TB激励前言Verilog中的数学函数可以模拟C代码中的浮点运算，以前一直没怎么重视这个，现在觉得对于仿真FPGA和ARM相互配合运算的场景非常有用。以前还一直傻傻不清楚如何才能对这些中间的浮点运算进行验证，有了这些函数，verilog的仿真结果就可以和matlab模型的计算过程完全一致了。$clo.

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档FPGA开发技巧备忘录——verilog、MATLAB语法备忘录前言Verilog写法MATLABModelsim后面还会持续补充前言记录一些用的频次比较少，但用起来又满世界查询的一些语法，用为备忘。Verilog写法1、模块的for语句: genvar i;generate for (i=0;i<4;i=i+1) begin: XX_vectorXXX u_XXX( .i_c.

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档FPGA开发技巧备忘录——如何修改vivado IP源码为什么要修改IP核内的源码如何修改IP核内的源码风险提示为什么要修改IP核内的源码说如何之前，先说为什么。之所以要写这篇文章是因为前段时间完整的看过了一遍7系列的transceiver，里面提到了，当在使用中需要复位RX lane 和 TX lane的时候，我们都可以使用GTRXRESET 和 GTTXRESET。我们顺着代码看下去的时候看到了在 gtwizrd_0_ini.

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档FPGA开发技巧备忘录——modelsim独立仿真quartus平台工程前言quartus lib库的编译modelsim的仿真后记前言用惯了vivado，感觉用quartus反而没这么习惯。吐槽下quartus的文件列表显示，为啥每次都需要编译一下才能出现.v文件的上下层关系呢，感觉就是没vivado好用。有可能真的是先入为主的观念吧，毕竟用了xilinx家的器件已经九年了，也算是心灵契合了，对于quartus总有点想排斥的感觉。

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档FPGA开发技巧备忘录——modelsim独立仿真vivado平台工程前言modelsim vivado 支持版本modelsim 编译库及连接库modelsim仿真脚本某些个别IP找不到库文件怎么办前言如果只是纯的.v文件仿真那很容易操作，主要是涉及到IP核，那么就必须要对vivado的IP核的库文件进行编译和添加了，难点也在于此modelsim vivado 支持版本关于版本对应，目前使用的vivado2018.2对应的mod

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档FPGA开发技巧备忘录——目录前言规划内容前言之所以要弄这么一个专题，是因为有些技巧工作中用的时候很熟悉，但隔了很久没有接触的话，真的是忘的飞快。其实我真的是有点后知后觉了，应该更早就开始对整个知识体系做全面的总结。很多知识方向当年搞这方面开发的时候非常的熟悉，但隔了几年真的好难回想起来了例如1、解密算法（MD5、SHA1、WORD、PDF）等以及比特币、莱特币的挖矿算法，毕竟当时还是很熟悉的，现在忘光光了，想回忆点吹吹水都不行了