gzy0506的博客

srio 的IQ接口都是基于axistream的，以前没怎么用过axistream的接口，或者说没怎么用过复杂条件下的axistream的接口，今天就来总结和改造一下包括以下信号axistream 一边是发送端，一边是接收端。接收端的时序还比较好判断，只要判断tvalid准备好了，只要发送一个tready，那么tvalid和tready同时为高的时候，ireq_tdata就可以采集下来。

前面对SRIO的理论有了初步的理解，现在急需要通过理解例程并且修改例程来建立自信心了。学东西确实是需要有一种任务驱动才能学的快，以前也想通过自学学习SRIO，但就是没有动力，但有了任务驱动之后，确实学习的效率高多了。

这段时间，随着对SRIO的学习，又有了更深的一点认识，不像一开始这么慌张了SRIO的协议有一千来页，一个初学者是不可能一开始就去读协议的，那得学到猴年马月呀，为了避免从入门到放弃，得快速的学习才行，不仅要看明白官方的例程，同时还要自己动手改改才行，这样才能建立信心。1、https://www.cnblogs.com/liujinggang/p/ 这位大佬对SRIO估计已经玩转的非常深刻了，他的系列文章实在是太详细了spm=1001.2014.3001.5502 这位大哥的系列文章也还不错。

因为工作原因，需要对rapidio 的协议进行了解，在xilinx的IP核中，是对应着Serial RapidIO Gen2 这个IP核。因为之前从来没有接触过这个IP核，因此希望像之前学习JESD IP那样，一开始从xilinx的example开始入手以上就是对srio ip example的一个直观的认识，希望后面慢慢能够加深其理解。