gzy0506的博客

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档AD9364 测试平台开发——第六篇，SPI配置内容解析以下为个人的一些理解，有一些东西可能不一定理解透彻了，可能有错误，请指正和见谅。第一段指令：BlockWrite 2,6 // Set ADI FPGA SPI to 20MhzSPIWrite 3DF,01 // Required for proper operationReadPartNumberSPIWrite 2A6,0E // Enable Master Bias

AD9364 测试平台开发——第五篇，ADC/DAC接口接口说明软件配置说明ADC/DAC FPGA实现框图接口说明采用AD9364接收的差分时钟[DATA_CLK_P/ DATA_CLK_N]作为时钟源，衍生出同频单端时钟iddr_clk，用于接收差分信号。衍生出同频单端时钟oddr_clk，作为发射差分信号时钟源，衍生出半频sample_clk信号用于信号处理本工程中Iddr_clk 和oddr_clk 为40MHz；Sample_clk为20MHz软件配置说明生成脚本后，将

AD9364中信号链路的理解AD9364信号链路变速滤波的作用半带抽取滤波器总结AD9364信号链路AD9364中有一个变采样滤波的过程如图所示，并且还给了一个例子，以接收为例以上述LTE10M为例，根据LTE协议的定义，LTE10M有效带宽为9M。左右0.5M为保护带宽。尽管上述几个HB滤波器，AD9364提供了固定系数，但为了方便分析我们自己来进行生成。大概先解释一下上面的一个步骤。ADC采样率为245.76MHz，首先经过第一个半带滤波器(HB3)，采样率变成122.88MHz，

AD9364 测试平台开发——第四篇，uart转bus转SPI设计前面一节讲了uart模块，但如果我们的设计中存在多个模块的话，则最好划分一下基地址和偏移地址，以便于管理其中AAAA 16位地址中，高6位作为基地址，低10位作为偏移地址，因此，最多可挂载64个总线模块，每个模块最多可有1024个地址基地址地址模块名模块说明备注0x0000SYS_TOP系统模块修改日期/版本号/通用设置等0x0400XX_TOP0x0800XX_TOP0x

AD9364 测试平台开发——第三篇，uart转bus设计Serila_rx:串口接收模块，将接收到的串口bit数转化为字节parser_rx:将接收到的字节进行帧识别，并解出帧指令(识别出r/w,地址/数据)parser_Tx:需要需发送的数据（地址/数据）按照自定义协议进行组帧，并且逐字节发送Serila_Tx:串口发送模块，将字节以逐bit发送出去Uart_bg:总线时序模拟模块Serila_rx为串口协议解析，这个比较基础，不做过多解释parser_rx，从serlial_rx模块接

AD9364 测试平台开发——第二篇，指令设计一、指令设计和地址规划一、指令设计和地址规划本工程采用的控制方式是串口转总线的方式，相当于可以用串口助手等上位机来进行控制，用于方便测试，后续采用SOC的话，可以将SOC中ARM引出的总线替换掉该串口总线。该串口总线协议约定如下：写总线 ”W AAAA BBBBBBBB”读总线 “R AAAA”，读总线将会返回如下指令“G AAAA BBBBBBBB”W 表示写的意思，R表示读的意思，G表示读结果返回的意思。中间由空格分开，结尾需输入回车换行。

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档AD9364 测试平台开发前言一、需求分析二、最终目的前言再我之前的工作中曾经接触过AD9364两个月，是的，只有两个月，这里我不是要说怎么深入使用AD9364，因为我也理解不深刻，我们这里是要为AD9364做好一套测试系统。用过936x系列的童鞋都知道 有一个这样的软件ad936x-filter-wizard-2015_R1，通过配置它可以生成一个配置脚本，大约有2-3千行，都是SPI的配置之前开发板中的demo是直接用veri