15、嵌入式系统硬件：ADC 与处理单元详解

嵌入式系统硬件：ADC 与处理单元详解

1. 模拟 - 数字转换器（ADC）

1.1 逐次逼近型 ADC

逐次逼近型 ADC 能够区分大量数字值，其核心思想是利用二分查找。电路初始时，将逐次逼近寄存器的最高有效输出位设为 ‘1’，其余位设为 ‘0’，把该数字值转换为模拟值，此模拟值对应最大输入电压的 0.5 倍。若输入信号 h(t) 超过生成的模拟值，最高有效位保持为 ‘1’；否则重置为 ‘0’。接着对下一位重复此过程，若输入值处于输入值范围的第二或第四季度，则该位保持为 ‘1’。此过程对所有位重复进行。

在转换过程中，h(t) 必须保持恒定，可通过采用采样保持电路来满足这一要求，最终得到的数字信号称为 w(t)。

该技术的主要优点是硬件效率高，为区分 n 个数字值，逐次逼近寄存器和 D/A 转换器仅需 ⌈log₂(n)⌉ 位。缺点是速度较慢，需要 O(log₂(n)) 步，适用于对速度要求适中的高分辨率应用，如音频应用。

1.2 流水线型 ADC

流水线型 ADC 由一系列转换器组成，链中的每个阶段负责转换几位。每个阶段将剩余的电压残差传递给下一阶段（若有），例如每个阶段可转换一位并减去相应电压，所得残差通常会放大两倍以避免电压过小，然后传递到下一阶段。每个阶段通常包含一个几位的闪存 ADC 和一个 D/A 转换器来计算要减去的电压。

最终的数字值必须在时间上对齐，所需的硬件资源随位数线性增加。这种结构可实现良好的吞吐量，但延迟比闪存转换器大。

1.3 其他类型 ADC

• 积分型 ADC ：使用（至