39、数字滤波器结构及其低功耗设计策略

数字滤波器结构及其低功耗设计策略

1. 电源电压缩放

降低电源电压是一种显著降低功耗的有效方法。然而，根据公式 (f_{CL} = k \frac{(V_{DD} - V_{T})^{\beta}}{V_{DD}})，CMOS 电路的最大时钟频率会随之降低。其中，(k) 是与工艺相关的常数，(\beta) 是现代 CMOS 工艺中略大于 1 的常数，(V_{T}) 是 MOSFET 的阈值电压。

从速度的角度来看，低阈值电压的 CMOS 工艺更为理想。在实际应用中，许多电路采用双阈值电压工艺制造。低阈值电压的晶体管用于高速电路，而高阈值电压的晶体管用于低速电路，因为后者的漏电流较小。

1.1 降低功耗的常见方法

许多降低功耗的方法基于减少算术工作量的各种技术，具体如下：
- 算法层面 ：使用高效、低灵敏度的结构，这种结构允许使用较少且简单的系数。
- 硬件层面 ：采用简化的乘法器实现。

不过，这些技术通常会忽略由于内存、通信和控制所导致的功耗，尽管它们的贡献可能相当显著。常见的减少算术工作量的技术包括多相结构和频率掩蔽技术。

1.2 电源电压缩放方法

另一种方法是基于电源电压缩放，即让电路在低电源电压下运行。流水线和交错技术不适用于递归算法，但可以在逻辑层面在递归循环内进行流水线操作。因此，充分利用递归算法的所有并行性以提高速度至关重要，这样可以降低电源电压。

2. 低功耗递归数字滤波器的设计策略

为了设计低功耗的递归数字滤波器，可采用以下策略：