38、数字滤波器结构及其实现中的算术运算与功耗优化

数字滤波器结构及其实现中的算术运算与功耗优化

1. 乘法运算

1.1 基本步骤

位并行乘法可分为两个主要步骤：
- 部分积生成：确定要相加的位。
- 部分积累加：有阵列和树型两种主要累加方法。此外，位串行和数字串行乘法通常基于移位 - 加法方法。

1.2 串行/并行乘法器

存在两种串行/并行乘法器的延迟模型，用 $W_{cf}$ 表示系数的小数位数，延迟模型 0 的延迟为 $W_{cf}$，延迟模型 1 的延迟为 $W_{cf} + 1$。
| 延迟模型 | 延迟 | 对应逻辑风格 |
| ---- | ---- | ---- |
| 模型 0 | $W_{cf}$ | 无门流水线的静态 CMOS 逻辑风格 |
| 模型 1 | $W_{cf} + 1$ | 动态 CMOS 逻辑风格或门级有流水线的静态 CMOS 逻辑风格 |

为确定滤波器中的关键环路，需确定环路内操作的总延迟。由于时钟频率由任意两个寄存器之间的最长传播路径决定，因此可在关键环路内使用流水线来避免算术单元之间的长传播路径。

1.3 示例：格型波数字滤波器

• 一阶全通部分 ：关键环路包含两个加法、一次与 $\alpha_0$ 的乘法和一个延迟元件，最小采样周期为 $T_{min1} = T_{\alpha_0} + 2T_{add}$。
• 二阶全通部分 ：关键环路包含四个加法、两次乘法和一个延迟元件，最小采样周期为 $T_{min2} = T_{\alpha