
硬件架构 机制
chepwavege
这个作者很懒,什么都没留下…
展开
-
ASIC/ARM/CPU/GPU 芯片算力估算
CPU 单片机,每个核心 MIPS=DMIPS 的算力。DMIPS 解释:Instructions per second - WikipediaDhrystone MIPS (Million Instructions Per Second)芯片自身的算力能力测算程序:Dhrystone howto - CDOT Wiki (senecacollege.ca)如何估算程序/算法需要的算力需求:可以在自己的PC上来跑程序:const num_trials = 1原创 2021-11-22 16:31:52 · 13954 阅读 · 0 评论 -
HW_以太网相关 & 视频接口
收发器:(110条消息) Ethernet(以太网)之一 详解 MAC、MII、PHY_itexp-优快云博客_ethernet phy(110条消息) 以太网详解(一)-MAC/PHY/MII/RMII/GMII/RGMII基本介绍_sternlycore的博客-优快云博客_rgmii视频接口:(110条消息) gmsl接口介绍_硬件接口协议之“数传接口之LVDS”_冯锦源的博客-优快云博客...原创 2021-11-22 16:20:41 · 6484 阅读 · 0 评论 -
计算机组成原理_阅读笔记_C4指令系统
指令格式,指令扩展寻址方式:浮点类型表示!!!相对就是PC+A ,跳转指令!大题:TBC--学习完CPU 的指令执行过程在分析!解: 简单,定长16, 寄存器方式。每个操作数地址长度就是1+2=3 , 一共三个操作数时,就是3*3 =9所以最多的指令格式为2^7=1...原创 2019-10-23 10:45:00 · 317 阅读 · 0 评论 -
计算机组成原理_阅读笔记_CPU
A--执行指令过程流水线:原创 2019-10-24 11:34:31 · 201 阅读 · 0 评论 -
缓存映射机制(ARM920T) Cache Mapping and Associativity
A very important factor in determining the effectiveness of the level 2 cache relates to how the cache is mapped to the system memory. What this means in brief is that there are many different ways to转载 2011-12-18 13:20:21 · 1548 阅读 · 0 评论 -
计算机组成原理_阅读笔记_C7 I/O 输入输出系统
C7 输入输出系统:IO方式:轮询、中断中断优先级:一般来说,硬件故障中断属于最高级,其次是软件中断,非屏敲中断优于可屏蔽中断 , DMA请求优于 VO 设备传送的中断请求,高速设备优于低速设备,输入设备优于输出设备,实时设备优于普通设备等。中断屏蔽字设置:屏蔽别人的位置1,否则放0记忆!...原创 2019-10-08 08:39:17 · 454 阅读 · 0 评论