数字IC设计笔试面试经典题

这篇博客涵盖了数字IC设计的笔试和面试经典题目,包括时序设计、硬件原语、HDL语言、查找表原理、IC设计流程、逻辑电路设计、存储器类型、基尔霍夫定理等内容,旨在帮助读者理解和准备相关面试。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

目录

时序设计的实质

Xilinx中与全局时钟资源和DLL相关的硬件原语

HDL语言的层次概念

查找表的原理与结构?

IC设计前端到后端的流程和EDA工具?

设计一个自动饮料售卖机

常用逻辑电平?TTL与COMS电平可以直接互连吗? 

上拉电阻用途

IC设计中同步复位与异步复位的区别?

为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大?

用mos管搭出一个二输入与非门

用一个二选一mux和一个inv实现异或?

用与非门等设计全加法器?

画出一种CMOS的D锁存器的电路图和版图?

 用Verilog或VHDL写一段代码,实现消除一个glitch(毛刺)?

SRAM,FALSH MEMORY,DRAM,SSRAM及SDRAM的区别?

基尔霍夫定理的内容

描述反馈电路的概念,列举他们的应用。

有源滤波器和无源滤波器的区别

实现三分频电路,3/2分频电路等(偶数倍分频 奇数倍分频)

 名词解释

用传输门和倒向器搭一个边沿触发器(DFF)

用逻辑门画出D触发器。 

用verilog实现DFF。 

画出一种CMOS的D锁存器的电路图和版图

描述你对集成电路设计流程的认识 

描述你对集成电路工艺的认识

简述FPGA等可编程逻辑器件设计流程

数字IC设计流程

数字IC后端设计流程

列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么?


时序设计的实质

时序设计的实质就是满足每一个触发器的建立/保持时间的要求。

Xilinx

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

fpga和matlab

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值