数字IC设计方法学：内容导航

原创 已于 2025-06-24 23:27:29 修改 · 2k 阅读 · 11 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#数字IC #IC验证 #fpga开发

于 2023-02-17 15:42:03 首次发布
本文为数字芯片与FPGA初学者提供必备技能和技术介绍，涵盖Verilog、数字电路基础、静态时序分析等内容，并深入探讨FIFO设计、RTL设计流程、总线接口协议等技术细节。

目录

1. 介绍

本篇blog旨在描述数字芯片&FPGA初学者所必须的基本技能，有需要的同学自取哈。

2. 技能篇

首先是需要掌握的技能

● Verilog

属于硬件描述语言的一种。可用于数字电子系统设计，进行数字逻辑系统的仿真验证、时序分析、逻辑综合，是目前应用最广泛的一种硬件描述语言。

Verilog HDL

● 数字电路基础

● 静态时序分析（Static Timing Analysis, STA）

静态时序分析（Static Timing Analysis, STA）：内容导航

● 亚稳态设计

组合逻辑中的 竞争冒险问题

时序逻辑中的 亚稳态问题

● 低功耗设计

RTL级低功耗设计

● 时钟、复位与上电初始化

时钟、复位与上电初始化

○ Systemverilog

以Verilog语言为基础进行拓展，引入了面向对象设计技术，可更加灵活的进行设计，以满足数字验证的各种需求。

作为设计人员，可以稍微了解SV的基础语法，可以方便TB文件编写。

SystemVerilog HVL：简介及内容导航

● Linux

数字IC基本是在Linux环境下进行设计和验证，因此Linux基本操作必不可少！

WSL（Windows Subsystem for Linux，适用于 Linux 的 Windows 子系统）允许用户直接在 Windows 上运行Linux 环境，安装方式如下：

史上最全的WSL安装教程

最低0.47元/天 解锁文章
数字IC验证方法学：内容导航
Starry__的博客
02-17 1349
数字芯片的设计往往需要伴随着验证人员对设计人员设计的HDL代码进行验证，以验证其代码架构对所需功能是否完备。本篇blog旨在描述从事数字IC验证所需的基本技能，但不是全部，有需要的同学自取哈。
【数字IC验证基础】专栏内容导航
MoorePlus的博客
10-08 521
【数字IC验证基础】专栏内容导航
从 Spec.到芯片_(数字IC、模拟IC、FPGA/CPLD设计的流程及EDA工具)
weixin_52955333的博客
10-19 4436
从 Spec.到芯片→ 先来看张图，本图体现出了集成电路产业链：设计业、制造业、封测业。 关于制造、封装测试我们看两张图稍作了解即可： 关于设计，是本文主要内容，主要从下方几个方面了解： 1、IC设计大致分类； 2、IC设计需要考虑的因素； 3、数字IC ASIC设计流程及EDA工具； 4、FPGA/CPLD设计流程及EDA工具； 5、模拟IC设计流程及EDA工具； 6、了解MPW（对设计、制造和封测的作用等）； 1、IC设计的大致分类： （1）数字IC：处理数字信号，可以做成很大的规模； ASIC
数字IC设计入门方法与资料大全
weixin_43745611的博客
08-30 2万+
文章目录 文章目录0. 前言 如果正准备入行数字芯片设计行业可以看看下几篇行业入门介绍的文章，因水平有限,文中难免存在疏漏、错误之处，与最新技术脱节之处必定不少，敬请细心的读者不吝指教。有用的您带走，没用的就当笑话看，轻拍重锤皆可，相互学习提高。 数字IC设计入门篇（1）初识电路板和芯片 数字IC设计入门篇（2）初识电子元件 数字IC设计入门篇（3）初识电路图 数字IC设计入门篇（4）初识电路调试和测试 数字IC设计入门篇（5）初识集成电路芯片 数字IC设计入门篇（6）初识verilog 数字IC设计入门篇
数字IC设计自学到底有多难？
coachip的博客
03-12 8889
我们一直在说数字IC行业的门槛高，那到底有多高？ 几层楼那么高？ 前几天我们课程顾问来问我：“一个学生，是哈工大硕士，物理专业，能不能报？” 我回答：“先问问有没有集成电路基础，有的话再看想选什么方向。” 没错，大概就是“哈工大也得问问清楚”这么高吧。 并不是说学历要卡的多高，本科即可，而是你必须对数字IC有一定概念，最好是相关专业，即便不相关你自己也需要知道Integrated Circuit Chip都包括哪些东西。 有些同学说，我就是想自学，考研我都能自己奋斗，为什么入行IC不行。 先说结论：自学可以
数字IC秋招面试专题（四）低功耗设计方法及HVT、UPF介绍
sz_woshishazi的博客
07-03 7609
随着芯片工艺越来越先进，功耗也被越来越关注，低功耗设计转变为芯片设计的常态。本文简单介绍一下主流的低功耗设计方法，博主也只是简单了解，并不深入。
数字IC设计经典书籍
菜头
09-20 1万+
1 《Verilog HDL高级数字设计》 中文版和原著。这本书本人以为是讲Verilog方面的最好的一本书，看完此书后，相信大家的code水平会有很大提高。书中例子及其丰富，涵盖了RISC、UART、异步FIFO、数字信号处理、乘法器和触发器，其中一章讲一个简单RISC的部分尤其值得仔细揣摩，可以令大家受益匪浅。书中很好的贯穿了code风格与综合电路的关系，以及状态机的写法。看完此书你会发现，
通用验证方法学（Universal Verification Methodology, UVM）：简介及内容导航
Starry__的博客
12-27 4203
目录1. 介绍1.1. 数字集成电路（Integrated Circuit, IC）设计1.2. 数字集成电路（Integrated Circuit, IC）验证2. 一个简易UVM验证平台例子3. UVM 基础3.1. UVM factory 机制3.2. UVM field automation 机制3.3. UVM config_db 机制3.4. UVM 消息机制3.5. UVM phase 机制4. UVM 验证平台框架5. UVM 通信6. UVM sequence7. UVM 寄存器模型8.
【数字IC/FPGA】书籍推荐（1）----《轻松成为设计高手--Verilog HDL实用精解》
热门推荐
孤独的单刀
03-20 3万+
【数字IC/FPGA】书籍推荐（1）----《轻松成为设计高手--Verilog HDL实用精解》
模拟IC设计与版图仿真：从运放到射频电路的全流程解析
本文围绕“从运算放大器到射频IC设计”这一主线，全面剖析了模拟IC设计的理论基础、仿真方法、版图实现以及关键验证流程，覆盖了从基础单元电路到复杂系统级应用的完整知识链条。以下将深入解析标题和描述中所涉及的...
FPGA教程系列-Vivado Aurora 8B／10B IP核设置
fantasygwh2015的博客
12-11 1076
时钟计算按照图中的配置：3.125 Gbps / 2 Bytes (16 bits) / 10 (8B/10B编码效率) =156.25 MHz。​user_clk​是 156.25 MHz。所有 AXI 接口逻辑（读写 FIFO、状态机）都必须在这个时钟频率下工作。两端一致性FPGA A 和 FPGA B 通信，它们的 Line Rate、Lane Width、Scrambler、Interface (Framing/Streaming)必须一模一样，否则channel_up永远起不来。
【FPGA】Verilog HDL编辑、RTL仿真、网表生成主流软件
工业电子技术研读及分享
12-10 500
本文介绍了Verilog HDL开发中常用的文本编辑器、RTL仿真工具和网表综合软件。在文本编辑器方面，GVIM以其高效的快捷键操作和高度可定制性著称，而Notepad++则以简约界面和快速启动见长。RTL仿真工具部分对比了VCS和ModelSim，VCS在仿真速度和功能丰富性上占优，ModelSim则在脚本化仿真和代码覆盖率方面表现突出。最后介绍了Synopsys公司的Design Compiler，作为主流的网表综合工具，可将RTL代码转换为门级网表，支持图形界面和命令行两种操作模式。这些工具各有特点，
FPGA中同步与异步复位
s0907136的博客
12-15 974
本文对比了FPGA设计中同步复位与异步复位的特性差异。同步复位依赖时钟边沿生效，时序分析简单但存在延迟；异步复位立即生效但不依赖时钟，但释放时可能引发亚稳态。最佳实践是采用"异步复位，同步释放"方案，通过两级触发器同步复位释放信号，兼具响应速度和可靠性。文章建议在复杂系统中优先使用这种复位策略，并避免直接使用纯异步复位。
集成电路基础知识经典问答（面向 FPGA 工程师版）
12-11 868
本文精选整理了FPGA工程师必备的15个模拟电路知识点，采用问答形式解答实际工程中的常见问题。内容涵盖电源设计（多路供电方案）、信号接口（ADC连接方式）、信号完整性（时钟走线、阻抗控制）、保护电路（TVS/ESD应用）等核心场景，特别强调FPGA与模拟电路的协同设计要点。文章指出，FPGA工程师必须掌握模拟基础才能解决电源噪声、信号失真、地干扰等典型问题，并列举了新手常见的设计陷阱，如ADC量程错误、时钟驱动不当等。这些实用知识点能帮助工程师从"数字逻辑设计"升级为"完整系统
探索 AD9364：模拟IC设计中的射频收发机宝藏
2508_94229148的博客
12-10 344
模拟ic设计，AD9364，adi的射频收发机模块的reserve电路，可用于基站应用，规模较大，是综合性能较好的射频收发机芯片。芯片正常在70MHz-6.2GHZ工作，电路规模非常大，有adc，PLL，NX，RX等等模块，可以长期参考学习使用，适合有一定经验的模拟设计工程师，电路可以直接导入到cadence查看结构和宽长比等参数。在模拟IC设计的领域里，ADI的AD9364射频收发机模块犹如一颗璀璨的明星，尤其是它的reserve电路，在基站应用方面大放异彩。
双端口RAM IP核
Punchline_c的博客
12-11 214
端口A、端口B都是独立的使能端口、时钟ADDRA：数据写入对应地址WEA：读写控制信号ENA:使能端口，高电平有效RSTB：复位端口REGCEB：寄存器使能端口DOUTB：读出数据红杠端口：ECC功能错误纠正，单比特纠正，双比特检错。
FPGA基础知识（二十）：Xilinx Block Memory IP核（5）--ROM 详解
最新发布
FPGA_小田老师的博客
12-16 583
本文介绍了Xilinx FPGA平台上Block Memory IP核中ROM的配置与使用方法。重点讲解了ROM初始化文件(.coe)的格式规范，包括radix参数设置和数据vector的编写方式。通过实例演示了如何创建8bit位宽、16bit深度的单端口ROM，并详细说明了在IP核配置界面中编辑和导入.coe文件的具体步骤。文章还展示了ROM的仿真结果验证，确认读取数据与写入数据一致。最后建议对于大数据量情况，可使用Matlab等工具辅助生成.coe文件。
FPGA系统架构设计实践6_工程实现概述
坏孩子的诺亚方舟
12-10 759
梳理Xilinx FPGA实现过程的一些重要概念。
RFSOC+VU13P在无线信道模拟中的技术应用分析
Aaron1588的博客
12-16 999
RFSOC XCZU47DR XCVU13P XCVU9P采集存储回放 系统集成技术，RFSOC 47DR核心板，VU13P核心板，RFSOC XCZU47DR开发套件，信号处理技术，软件无线电技术解决方案，雷达模拟系统、电子对抗、复杂电磁环境构架、5G\6G通信、卫星通信、通信感知一体化应用场景。高速高带宽信号处理解决方案。信道模拟器，测向、侦测、干扰，高性能存储解决方案。VPX/CPCI分机系统构建，高校实验室平台建设
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值