- 博客(25)
- 资源 (4)
- 收藏
- 关注
RSS订阅原创 ZYNQ AXI DMA：Scatter-Gather (SG) 模式与 Simple 模式详解
本文详细介绍了ZYNQ AXI DMA的两种工作模式：Simple模式和Scatter-Gather(SG)模式。Simple模式通过寄存器直接控制传输，实现简单但效率较低；SG模式使用描述符链表实现自动传输，适合高吞吐场景但实现复杂。文章对比了两种模式的特点，详细说明了工作流程、寄存器操作、缓存一致性处理、性能优化要点及常见问题排查方法，并提供了伪代码示例。还介绍了中断与轮询的选择策略，以及与CPU/Cache的协作注意事项，为开发者使用AXI DMA提供了全面的技术参考。
2025-11-22 10:14:37
609
原创 ZYNQ中Xil_DCacheFlushRange函数详解
Xil_DCacheFlushRange是Xilinx ZYNQ平台的关键缓存管理函数，用于将指定内存范围的脏数据从数据缓存刷新到主存，确保数据一致性。该函数在ARM处理器与FPGA逻辑交互时尤为重要，典型应用场景包括DMA数据传输前、共享内存通信和外设寄存器访问。需注意地址对齐和性能优化，多核环境下可能需额外操作。相关函数还包括Xil_DCacheInvalidateRange等，开发者应根据场景选择合适的缓存操作。正确使用这些函数是构建可靠异构系统的基础。
2025-11-22 08:40:22
412
原创 ZYNQ DMA to UDP 数据传输系统设计文档
本文介绍了一个基于Xilinx ZYNQ-7000 FPGA的数据传输系统设计。系统通过AXI DMA从PL端接收数据流，在PS端利用lwIP协议栈封装为UDP包发送至网络。硬件架构采用ZYNQ PS7处理器、AXI DMA控制器和AXI SmartConnect等IP核，实现PL端测试数据生成、DMA传输和PS端网络发送功能。软件部分包含DMA驱动、lwIP协议栈和系统管理模块，支持1024字节/秒的数据传输率。系统经过完整测试验证，具备稳定的网络传输性能和高效的数据处理能力。
2025-11-21 15:00:26
1245
原创 DMA中断寄存器及错误详解
本文详细介绍了DMA中断寄存器配置及错误处理方法。主要内容包括：1) DMA中断概述及主要中断寄存器功能说明；2) 常见DMA错误类型分析(传输错误、FIFO错误等)；3) 标准中断处理流程及ISR模板；4) 编程示例展示DMA初始化和错误处理实现；5) 中断配置、错误处理和性能优化的最佳实践建议。文中提供了寄存器位域详细说明和典型代码片段，强调不同MCU系列寄存器定义可能存在的差异，建议开发者参考具体芯片手册。
2025-11-20 11:01:54
961
原创 ZYNQ中DMA中断产生的条件
摘要：ZYNQ平台中DMA控制器（AXI DMA或Central DMA）产生中断需满足两个条件：中断使能且中断事件发生。主要中断类型包括完成中断（传输结束）、错误中断（传输异常）和SG模式特有中断（描述符控制）。工作流程包括初始化配置、启动传输、中断触发和ISR处理，其中需注意清除中断标志。常见问题排查包括检查全局中断使能、GIC配置、DMA控制寄存器设置及PL端连接等。正确理解中断产生机制对实现高效DMA数据传输至关重要。（150字）
2025-11-20 08:40:06
1560
原创 Zynq XC7Z035 PL DMA数据传输与LWIP UDP通信实现
本文档详细介绍了在Zynq XC7Z035平台上实现PL端DMA数据传输与PS端LWIP UDP通信的技术方案。系统架构分为PL和PS两部分：PL端通过AXI DMA控制器将数据写入DDR特定区域，PS端通过DMA中断触发数据读取，添加包头后使用LWIP协议栈进行UDP发送。文档包含完整的Vivado硬件设计流程（Block Design配置、IP核连接、地址分配）和SDK软件实现（DMA初始化、中断处理、LWIP网络配置），提供了可复用的代码框架。该系统适用于需要高速PL数据处理与PS网络传输的应用场景。
2025-11-18 11:54:38
945
原创 ZYNQ PS与PL通过BRAM数据交互完整指南
ZYNQ PS与PL BRAM数据交互指南摘要 本文详细介绍了ZYNQ SoC中处理系统(PS)与可编程逻辑(PL)通过块RAM(BRAM)实现高效数据交互的完整解决方案。文章首先对比了BRAM相比其他通信方式的优势，包括超低延迟、高带宽和灵活配置等特点。然后从系统架构出发，阐述了基于AXI总线的设计框架和关键组件配置。 针对PS端开发，文章提供了详细的C语言实现代码，包括BRAM初始化、单字读写和批量数据传输方法，特别强调了缓存一致性处理的重要性。对于PL端设计，则给出了Verilog接口实现示例和状态机
2025-11-18 08:11:53
2727
2
原创 LwIP中UDP相关函数介绍
摘要：LWIP协议栈中的UDP相关函数主要包含在lwip/udp.h头文件中，包括创建/销毁UDP控制块(udp_new/udp_remove)、绑定端口(udp_bind)、连接远程主机(udp_connect)、发送数据(udp_send/sendto)、设置接收回调(udp_recv)等功能。这些函数支持UDP通信的基本操作，可实现无连接的端到端数据传输，并提供端口管理、数据收发和连接控制等接口。
2025-11-17 09:10:58
395
原创 lwip中netif是什么
摘要：LWIP中的Netif（Network Interface）是网络接口的抽象表示，本质上是描述物理/虚拟网络设备的数据结构(struct netif)。每个Netif包含IP地址、子网掩码、网关等网络配置，通过关键函数指针(input_fn/output_fn/linkoutput_fn)实现协议栈与驱动的交互：input_fn处理接收数据包的上传流程，output_fn和linkoutput_fn完成发送数据的链路封装和物理传输。LWIP支持多接口管理，数据包根据目标地址选择对应Netif进行收发。
2025-11-17 09:10:28
756
原创 LwIP中的PCB是什么？
LWIP中的PCB（Protocol Control Block）是协议控制块，用于存储和管理网络连接的关键信息。作为核心数据结构，PCB分为TCP、UDP和RAW三种类型，分别维护不同协议连接的状态和参数。PCB实现多路复用、状态跟踪和资源管理，通过回调函数提供应用接口。类比邮局处理邮件，PCB就像专属档案，根据网络数据包信息找到对应连接进行处理。理解PCB对掌握LWIP工作原理和网络编程至关重要。
2025-11-14 08:36:56
410
原创 回调函数介绍
回调函数是一种作为参数传递给其他函数并在特定事件发生时被调用的函数。它主要用于处理异步操作（如网络请求）和增强代码灵活性，允许主函数在完成任务后通过回调通知结果。虽然回调函数是异步编程的基础，但嵌套过多会导致"回调地狱"问题。现代解决方案如Promise和async/await提供了更优雅的异步处理方式，使代码更易读和维护。理解回调函数对掌握异步编程至关重要。
2025-11-14 08:18:04
488
原创 lwip的API函数介绍
摘要： LwIP提供了三种API接口：Raw API基于回调机制，非阻塞且高效但复杂；Netconn API封装了Raw API，支持阻塞操作，需操作系统支持；Socket API兼容BSD Socket，易用但性能最低。Raw API适合高性能场景，Netconn API平衡性能与易用性，Socket API便于移植现有代码。示例展示了TCP服务器在三种API下的实现方式。开发者可根据需求和环境选择合适的接口。
2025-11-13 15:25:30
1289
原创 LwIP介绍
LwIP在ZYNQ上的轻量级TCP/IP协议栈实现 LwIP是一个开源的轻量级TCP/IP协议栈，专为资源受限的嵌入式系统设计。在ZYNQ平台上，LwIP能充分利用ARM处理系统和FPGA可编程逻辑的协同优势，提供高效网络通信。它支持多种协议（IP/UDP/TCP等）和三种编程接口（Raw/Callback API、Netconn API和Socket API），可根据性能需求灵活选择。实现步骤包括硬件配置、软件工程创建、LwIP参数调整和应用开发，典型应用如基于Raw API的TCP Echo Serve
2025-11-13 09:49:20
1007
原创 ZYNQ中XGpioPs_SetIntrType使用说明
摘要： XGpioPs_SetIntrType函数是Xilinx Zynq-7000芯片开发中配置GPIO中断触发类型的核心接口，适用于按键、传感器等实时响应场景。该函数通过Bank分组批量设置引脚的中断模式（电平/边沿触发、极性及单/双边沿），需配合中断控制器(GIC)初始化、回调注册及状态清除等步骤使用。关键注意事项包括： EMIO引脚共享中断ID，需在服务函数中精确识别触发源； 必须清除中断状态以避免重复触发； 同一Bank内不同引脚需多次调用或改用单引脚配置函数。典型应用如配置下降沿触发时，需结合X
2025-11-12 11:23:39
868
原创 ZYNQ中从导入的硬件平台获取硬件设备的ID
摘要：ZYNQ开发中通过xparameters.h获取硬件设备ID是初始化外设的关键。该文件由Vivado自动生成，包含各外设的基地址、设备ID等宏定义。使用时需包含对应驱动头文件，用XPAR_前缀的宏定义初始化设备。注意事项包括：确保硬件设计正确、区分PS/PL端外设、检查驱动兼容性。若找不到设备ID，需检查Vivado设计、重新导出硬件或生成BSP。典型流程包含查找ID、初始化驱动和控制硬件等步骤。
2025-11-12 08:53:18
865
原创 ZYNQ7000定时器中断配置指南
本文详细介绍了在ZYNQ7000平台上配置和使用定时器中断的方法。主要内容包括：初始化私有定时器（设置加载值、自动重载模式等）、配置通用中断控制器（GIC）以管理中断、编写中断服务程序并注册、最后启用和启动定时器。文章提供了裸机环境下的示例代码，并强调了关键注意事项，如中断清除、优先级设置和性能考量。这些步骤为在ZYNQ7000上实现精确的定时中断功能提供了完整的开发指南。
2025-11-11 11:01:02
468
原创 ZYNQ中的引导镜像格式(Boot Image Format, BIF)
本文详细介绍了Zynq平台开发中BIF文件的关键作用与使用方法。BIF文件作为生成BOOT.bin的核心配置文件，通过定义FSBL、比特流、U-Boot等组件的加载顺序和属性来构建启动镜像。文章通过典型示例展示了基础与复杂BIF文件结构，包括Zynq UltraScale+ MPSoC的多核配置方法，并提供了Bootgen工具的命令行参数说明及SDK图形化操作指引。同时指出文件顺序的重要性、不同架构的差异以及特殊用途如PL配置二进制文件生成等注意事项，为Zynq开发者提供了完整的BIF文件使用指南。
2025-11-11 08:08:15
1020
原创 ZYNQ的 Linux 启动过程
BOOT.BIN 是 ZYNQ 启动的核心，它是由 BootROM 直接加载的容器文件，内部封装了 FSBL、比特流和 U-Boot 等组件。理解并正确生成 BOOT.BIN 是成功启动 ZYNQ Linux 系统的关键第一步。
2025-11-10 08:28:22
1110
原创 根据《Vivado AXI Reference Guide (UG1037)》整理的AXI说明
AXI协议及应用指南 AXI是ARM AMBA总线协议的高性能接口标准，广泛应用于Xilinx FPGA和SoC设计中。支持三种接口类型：AXI4（高带宽）、AXI4-Lite（简易控制）和AXI4-Stream（流数据）。开发时可通过Vivado工具链快速集成AXI IP核（如DMA、Interconnect）、创建自定义IP或使用HLS生成带AXI接口的RTL代码。针对Zynq系列，AXI实现PS与PL的高效互联，视频传输可采用AXI4-Stream协议。优化建议包括使用SmartConnect提升性能
2025-11-08 11:59:47
728
原创 FPGA实现IIC master接口程序
本文介绍了一个基于Verilog的I2C主设备接口实现方案。该模块采用状态机设计，支持7位从机地址、读写操作和多字节连续传输。主要功能包括：时钟分频生成I2C时序、状态机控制传输流程、地址/数据发送与接收、应答检测等。代码提供了详尽的注释，可直接应用于SHT45等I2C接口传感器的驱动开发。设计参数可调，支持自定义I2C时钟频率，具备忙状态指示和错误检测功能。该实现方案结构清晰，可作为嵌入式系统中I2C主设备的通用解决方案。
2025-11-08 09:55:35
1148
原创 ZYNQ开发流程介绍
ZYNQ开发流程概述 ZYNQ开发分为硬件(PL)和软件(PS)两大部分。硬件设计使用Vivado工具，包括创建项目、配置ZYNQ处理器、添加IP核、连接系统并导出硬件平台。软件设计使用Vitis/SDK，基于硬件平台创建应用项目并编写代码。最后进行系统调试，包括硬件(ILA)、软件调试以及协同调试。开发完成后通过JTAG或SD卡烧写部署。整个流程需要硬件设计和软件开发的协同配合，版本差异可能导致具体操作步骤有所不同。
2025-11-07 08:31:14
751
原创 ZYNQ的复位信号中interconnect_aresetn和peripheral_aresetn复位的区别
ZYNQ系统中，interconnect_aresetn和peripheral_aresetn复位信号的关键区别在于：前者复位AXI总线互联逻辑（类似交通枢纽），确保数据通路稳定；后者复位具体外设模块（如UART、SPI等）。二者释放有时序要求：总线先复位完成（interconnect_aresetn先释放），外设再启动（peripheral_aresetn后释放），避免通信异常。实际开发中建议使用Xilinx的Processor System Reset IP核自动管理复位时序，并注意时钟域匹配问题。
2025-11-07 08:19:33
571
原创 ZYNQ的cache一致性
ZYNQ的缓存系统基于ARM Cortex-A9处理器，需特别注意缓存一致性问题，尤其是在DMA或PL直接访问内存时。维护一致性可通过硬件（ACP接口）或软件方式实现。对于非ACP端口访问，需使用Xil_DCacheFlush和Xil_DCacheInvalidate等函数手动管理缓存；而ACP端口由硬件自动维护一致性。此外，可将内存区域设置为非缓存以避免一致性问题，但会影响性能。在裸机程序中需确保地址对齐，操作系统通常由驱动自动处理。简言之，非ACP传输需软件介入，ACP则无需额外操作。
2025-11-06 12:00:53
661
原创 ZYNQ7000 Cache原理与一致性操作详解
ZYNQ7000双核处理器存在多级缓存架构，在多核共享数据和DMA传输时会出现缓存一致性问题。本文分析了缓存层次结构和工作原理，探讨了多核间一致性和DMA传输不一致问题的来源。针对这些问题，提供了Xilinx提供的缓存操作API使用方案，包括缓存刷新、失效等操作。重点介绍了DMA传输和多核共享数据的正确处理流程，提出了非缓存内存分配和动态设置缓存属性两种解决方案。最后给出批量缓存操作和缓存对齐优化等性能优化技巧，为解决ZYNQ7000处理器缓存一致性问题提供了实用方法。
2025-11-06 11:48:11
367
信号处理基于FPGA的频域波束形成系统设计：128通道前视多波束实时信号处理架构
2025-10-31
低噪声运算放大器：基于电压/电流噪声、1/f拐角频率与宽带噪声的高精度系统设计
2025-10-31
海洋测绘多波束测深声呐原理与操作
2025-10-31
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人