SystemVerilog HVL：并发断言 之 property

已于 2025-07-28 19:48:52 修改
阅读量3.7k 收藏 36
点赞数 5
CC 4.0 BY-SA版权
分类专栏： 数字IC验证方法学 文章标签： 嵌入式硬件 数字IC IC验证
于 2022-03-28 22:34:42 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Starry__/article/details/123808466
本文介绍了SystemVerilog的并发断言property，包括property的介绍、应用及其在数字IC验证中的重要作用。详细讨论了蕴含算子、disable iff、时钟管理和局部变量的使用。此外，还提供了多个实例，如数据有效性限制、协议检查和SDRAM读取竞争冒险问题的解决方案，展示property在验证中的实际应用。

目录

之前讲到，如何使用sequence描述一些信号的时序规律，以及如何判断是否匹配。

这次讲property，将sequence封装，并作断言。

1. property 介绍

得到了sequence之后，就可以将sequence封装至property内了。

当然也是非常灵活的，可以在property中封装其他property

property p1;
	s1;
endproperty

property p2;
	@(posedge clk) disable iff(~rst_n)
		vld |-> read
了解本专栏 订阅专栏 解锁全文 超级会员免费看
41-SystemVerilog断言验证实战
2301_79143213的博客
09-28 41
本文介绍了SystemVerilog断言(SVA)在复杂协议验证中的应用，包括即时断言和并发断言的基础知识，以及如何在AXI、PCIe等协议中编写断言。文章详细讲解了断言覆盖率分析的方法，提供了AXI和PCIe协议断言的实战案例，并分享了断言编写的最佳实践，如使用有意义命名、结合功能覆盖率、简化复杂断言等，帮助验证工程师提高验证效率和质量。
[SVA]SystemVerilog Assertion Property开发技巧总结
元直的博客
11-12 5680
SystemVerilog Assertion开发技巧总结 一、在property中可以使用if-else条件语句 如下面的例子，根据misc_phy_12g_rx的取值，选择不同的判断语句 property ck1_en_rose_chk(); @(posedge clk) disable iff(~rst_n) ad_pn_ck1en & (current_state !== ST_IDLE) |->...
【IC验证】systemverilog_断言
最新发布
weixin_47730622的博客
10-07 3302
本文基于systemverilog(UVM)对断言（assertion）进行了详细的介绍，举例说明了常见的断言语法，并基于APB给出断言实例。
system verilog property assertion 断言
踩坑记录
05-04 2725
property： property: “流程” assert： 并发断言 （concurrent assertion） 并发断言基于时钟周期，用于描述一个跨时钟周期的行为 并发断言使用关键字 property…endproperty描述事件，如下 // "流程" property ...... endproperty // assert关键字启动断言检查 AssertName:assert property(PropertyName); // assert:检查是否符合该流程
SystemVerilog——类的基本概念
红茶绿茶和奶茶的博客
03-14 1606
属性 ( property ): 也就是类中定义的数据（变量)成员。 方法 （ method) :也就是类中定义的函数或者任务。 句柄 (handle):也就是指向对象的指针，即该对象的地址入口。 （1）定义类，例如下面定义的类就是提供了一个包对象的模板: classpacket； ... endclass class long_packet; ... endclass （2）在module或者program、class、fu...
SystemVerilog学习笔记---02面向对象编程（类的继承和多态）
学习搬砖打螺丝
08-20 1581
相关术语：类（class）：包含变量和子程序的基本构建块。​ 对象（object）：类的一个实例。​ 句柄（handle）：指向对象的指针。​ 属性（property）：存储数据的变量。​ 方法（method）：任务或者函数中操作变量的程序性代码。​ 原型（prototype）：程序的头，包括函数名、返回值类型和参数列表。
SystemVerilog语言简介(一)
aaaaatiger--寻路
07-28 1371
1. 接口（Interface） Verilog模块之间的连接是通过模块端口进行的。为了给组成设计的各个模块定义端口，我们必须对期望的硬件设计有一个详细的认识。不幸的是，在设计的早期，我们很难把握设计的细节。而且，一旦模块的端口定义完成后，我们也很难改变端口的配置。另外，一个设计中的许多模块往往具有相同的端口定义，在Verilog中，我们必须在每个模块中进行相同的定义，这为我们增加了无谓的工作
SystemVerilog HVL：并发断言 之 sequence
Starry__的博客
12-27 1627
目录1. 序列 sequence时序sequence例子1.1. 信号关系周期延迟操作符连续重复操作符非连续重复操作符非连续跟随重复操作符1.2. 逻辑关系1.3. 采样方法 之前讲到，SVA主要完成协议检查和协议覆盖，而与时钟、时序有关的并发断言则是比较常用的断言。 并发断言是描述基于时钟周期，描述跨时钟周期的行为。 并发断言包含三层： ● 序列 sequence，用于描述一组信号的时序规律 注意这个sequence和验证环境中的那个sequence不是一回事，此处sequence就是描述某些信号的时序
SystemVerilog HVL：断言（System Verilog Assertion, SVA）介绍
Starry__的博客
03-25 1779
目录1. 断言在testbench扮演的角色自检机制功能覆盖2. 立即断言3. 并发断言 验证环境中，对于数据的检查可以通过scoreboard实现，那么如何实现对协议的检查呢？ driver和monitor是基于某种时序进行激励驱动和采样的，所以就需要检验DUT的时序是否符合要求，这个是SVA断言的主要用途。 1. 断言在testbench扮演的角色 对于测试平台testbench来说，它需要对DUT的功能进行验证，testbench的主要功能有激励产生、自检和功能覆盖三点。 激励产生好说，就是driv
SystemVerilog HVL：简介及内容导航
Starry__的博客
12-14 2606
目录1.介绍1.1. 什么是SystemVerilog HVL2. 数据类型3. 数据结构4. 子程序5. 面向对象编程(Object Oriented Programming, OOP)6. 断言（System Verilog Assertion, SVA）7. 随机化8. 线程9. 功能覆盖率10. 多路数据整形器（Multi Channel Data Formatter, MCDF）验证项目 1.介绍 硬件验证语言（Hardware Verification Language, HVL） 是一种能
SystemVerilog HVL：功能覆盖率
Starry__的博客
01-18 1165
目录1. 功能覆盖策略2. 数据采样2.1. 覆盖组 covergroup 和 覆盖点 coverpoint采样触发方式2.2. 仓 bins 和 覆盖率仓的创建和使用条件覆盖率、翻转覆盖率和非法覆盖率 对于测试验证而言，需要判断验证计划是否覆盖了所有的设计特征，这种覆盖的百分比就称为功能覆盖率。 除了功能覆盖率还有其他一些覆盖率可以衡量验证进展情况： ● 代码覆盖率：简单易行，例如行覆盖率（多少行代码被运行过）、翻转覆盖率（1bit变量的值为0或1）、状态机覆盖率（哪些状态被访问过） 代码覆盖率可以衡量整
System Verilog Assertion 简介
08-21
System Verilog Assertion 简介 中文版的介绍 简单、全面的概括了SVA的基础知识
Systemverilog类
qq_33300585的博客
08-06 851
Systemverilog类
systemverilog学习 --- assertion建立
weixin_45614076的博客
08-20 1265
systemverilog学习 --- assertion建立
Property 语句
weixin_30675967的博客
08-11 275
Visual Basic 语言参考 Property 语句 声明属性的名称和用于存储和检索属性值的属性过程。[ <attrlist> ] [ Default ] [ Public | Private | Protected| Frie...
System Verilog基础
qq_42922513的博客
06-01 8311
记录System Verilog语言常用的相关语法
SystemVerilog学习笔记4——OOP、句柄、对象、静态变量/方法、类、包
weixin_41979380的博客
01-18 3613
目录类和对象的概述验证为何需要OOP？OOP概念要素句柄的传递对象的销毁静态变量静态方法类的成员类与结构体的异同类与模块的异同类的相关问题类的继承句柄的使用包的使用 类和对象的概述 类是将相同个体抽象出来的描述方式，对象是实体，其具备有独立行为的能力；具有相同属性和功能的对象属于同一类，不同类之间可能有联系（继承）或没有联系； C语言中，编程基于过程方法，在Verilog中提供了笨拙的类对象编程可能性，即在module中定义方法，而后调用module实例中的方法； Verilog的module+met
systemverilog class
学而不思则罔，思而不学则殆
11-21 5583
overview tips codes objectsclass instance tips codes 静态变量 静态方法 this Assignment re-naming and copying Inheritance and subclasses看中文版的《systemverilog验证》，总感觉云里雾里。尝试看看官方systemverilog教程。 systemverilog官方文档，是
Asssertion断言入门（三）——property的使用及断言的绑定
SummerXRT的博客
06-23 6872
时钟声明 对于并行断言，其必须要具备时钟，property中可能具有单个时钟，也有可能是包括多个时钟。 单时钟 1.在sequence中独立指定时钟 sequence s2; @(posedge clk) a ##2 b; endsequence property p2; not s2; endproperty assert property(p2); 2.在property中独立指定时钟 property p2; @(posedge clk) not (a ##2 b); end
SystemVerilog讲座：优化断言实践与设计验证
SystemVerilog作为Verilog-2001标准的扩展，被称为第三代Verilog标准，包含了assertions（断言）、mailboxes（邮件箱）、test program blocks（测试程序块）、semaphores（信号量）等高级特性，这些功能使得设计者...
评论 3
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值