【SystemVerilog基础】SV的位宽处理规则探究

本文以四种不同的方式实现1+1，来探究SV的位宽处理规则：

• A、使用两个单比特变量，在这种精度下得到：1+1 = 0；
• B、赋值表达式的左边是一个8bit的变量，所以其精度是8bit，得到的结果是：1+1 = 2；
• C、采用一个哑元常数（2'd0），强迫SV使用2bit精度，得到的结果是：1+1 = 2；
• D、使用强制类型转换作用在第一个值，所以其精度被指定为2bit，得到的结果是：1+1 = 2；

initial begin

  bit[7:0] b8;
  bit one =