文章目录
- 单选题
-
- 1、影响芯片成本的主要因素是 die size 和封装，但电源、时钟等因素，特别是功耗对解决方案的成本影响较大，因此低成本设计需要兼顾低功耗设计?
- 2、reg[31:0] big_vect;big_vect[0+:8]是多少？
- 3、generate 语句中的循环控制变量应该定义为 integer 类型？
- 4、o10 换算成十进制是多少？
- 5、哪些情况下不会产生 latch 电路()?
- 6、关于类的构造函数，以下说法中正确的有？
- 7、中断指示寄存器由实时告警的状态触发，是只读寄存器？
- 8、下面的选项中关于宏定义的说法不正确的是？
- 9、在 systemverilog 中，函数（function）可以调用函数任务（task）？
- 10、假设输入信号 X 位宽为 12bit，inA 位宽为 6bit，inB 位宽为 17bit，实现 `Y = X*inA + inB` 功能，并要求不损失精度，那么输出信号 Y 位宽应不小于（）？
- 11、`reg[7:0] mem[1:256];initial $readmemh(“mem.data”,mem,128,1);`对于 mem 行为正确的描述是（）？
- 12、九进制数 16 与九进制数 27 相加的结果用九进制表示为（）？
- 13、有关 DFT，以下说法不正确的是（）？
- 14、对芯片性能影响最大的三个因素是 PVT，分别是指？
- 15、下面这段代码，说法错误的是（）？
- 16、下列不属于动态数组内建函数的是（）？
- 17、关于功耗，以下描述不正确的是？
- 18、为实现占空比 50%三分频时钟，下面描述的电路，正确的是（）？
- 19、关于冯诺依曼结构和哈佛结构的描述中，错误的是（）？
- 20、状态机必须有 1 个缺省状态
- 21、a1 和 a2 的检查效果完全一样
- 22、以下关于 flase-path，正确的是（）？
- 23、在 verilog 中，比算数运算符+优先级高的是
- 24、有关功耗，以下说法不正确的是（）？
- 25、generate for 循环语句中使用的标尺变量可定义为 integer。
- 26、在时钟上升沿时采样到 start 有效开始，两个时钟周期后，信号“a”连续或者间断地出现 3 次为高电平，紧接着信号“stop”在下一周期为高的是哪个？
- 27、ASIC 开发流程中，如下环节的先后顺序是？
- 28、以下关于 flase-path，正确的是（）？
- 29、有关综合的说法，一下哪个选项是错误的？
- 30、下面是一个什么电路（）？
- 多选题
-
- 31、添加断言（SVA）的作用主要包含以下哪些方面？
- 32、多 bit 信号跨时钟域同步常用的方式有（）？
- 33、Formality 是由 synopsys 公司开发的一种形式验证（Formal verification）工具，用于两个 design 之间的等价性验证，它可以支持如下哪些等价性验证（）？
- 34、下列表达式中，哪些可以使用一个或多个二输入与非门器件实现？
- 35、DFT 设计增加的电路一般包括
- 36、在 STA 分析中，下列选项中哪些属于时钟的时序特性（）？
- 37、不满足下列哪些时间要求，会产生时序问题
- 38、verilog 语法关于任务和函数，描述正确的有（）？
- 39、对于设计中所使用的的 pipeline，说法正确的有（）？
- 40、下列说法不正确的是（）？
单选题
1、影响芯片成本的主要因素是 die size 和封装，但电源、时钟等因素，特别是功耗对解决方案的成本影响较大，因此低成本设计需要兼顾低功耗设计?
- A.错误
- B.正确
参考答案：B
解析：常识题，低成本设计要兼顾低功耗设计，需要注意的是他的前半句，影响芯片成本的主要因素是 die size与封装。
2、reg[31:0] big_vect;big_vect[0+:8]是多少？
- A.big_vect[0:7]
- B.big_vect[7:0]
参考答案：B（易错选为A）
解析：要看data是从高位向低位定义还是低位向高位定义，表达式的位顺序取决于此。本题中 big_vect 定义方式是 [31:0]，由高到低定义，因此选B。此外解释一下以下表达式：
- data[0+:8]代表从 0bit开始，向上加 8bit的数，也就是 0:7。
- data定义如果是高位到低位(reg[127:0] data)，那这个数就代表 data[7:0],反之(reg[0:127] data)则代表 data[0:7];
- data[127-:8]代表从
订阅专栏 解锁全文
3288
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
