15，Verilog-2005标准篇：运算符优先级

Verilog 运算符的优先顺序如表1所示：

表1：Verilog 运算符优先级

上表1同一行中的运算符具有相同的优先级。各行按运算符优先级递减的顺序排列。例如，*、/ 和 % 的优先级相同，高于binary + 和 binary - 操作符。

所有运算符都应从左向右关联，但条件运算符除外，它应从右向左关联。关联性是指具有相同优先级的运算符的运算顺序。因此，在下面的示例中，A与B相加，然后从A+B的结果中减去 C：

当运算符的优先级不同时，优先级高的运算符应先关联。 在下面的例子中，B 除以 C（除法的优先级高于加法），然后将结果加到 A 中。

但括号可用于改变运算符的优先级。

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！