自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(23)
  • 资源 (6)
  • 收藏
  • 关注

原创 MAC的Safari浏览器没有声音解决办法

MAC的Safari浏览器没有声音有效解决方法,绝对不同于任何一个网站给你的教程。

2024-03-31 11:09:40 4695

原创 ModelSim的入门仿真步骤(图文干货)

ModelSim仿真分为以下6个主要步骤:1. 新建工程2. 新建或导入工程文件3. 文档编译4. 开始仿真5. 添加仿真波形6. 调整仿真时间

2023-06-04 22:35:51 16011 1

原创 Verilog中forever、repeat、while、for四类循环语句(含Verilog实例)

当搭建FPGA逻辑时,使用循环语句可以使语句更加简洁易懂,Verilog中存在四类循环语句,如标题,具体介绍了forever、repeat、while、for四类循环语句的用法和实例。

2023-03-17 23:53:19 3982 1

原创 FPGA实现CRC_16(含串行和并行)

介绍了基于FPGA实现串行、并行CRC的逻辑,并提供了生成CRC Verilog语言的生成器网站和CRC计算网站,供小伙伴们参考使用!

2022-11-21 18:44:26 6647 15

原创 CRC手推过程及FPGA简单实现

用一种简单易懂的方法讲解了CRC的推导过程,及接收端校验过程

2022-11-12 22:45:56 1488

原创 FPGA中的流水线设计(含Verilog范例)

流水线设计如同生产线一样,将整个执行过程分解为若干个工作段,从流水线的起点连续输入,各操作段以重叠方式执行。使得运行的速度只与流水线输入的速度有关,而与处理所需的时间无关,从而提高运行效率。

2022-11-08 21:22:18 5850 1

原创 Verilog状态机的分类和编码实现(含编码范例)

状态机分类和状态机状态编码方式,提供Vivavo的范例代码

2022-10-18 21:54:35 1586

原创 Xilinx FIFO IP核的例化和使用(含代码实例)

文章包含了FIFO IP核例化 、IP核调用、端口理解及IP核控制(提供实例)

2022-10-15 01:12:16 7280

原创 verilog中initial、always模块的使用方法

initial、always、task、function模块均称为过程结构。initial模块和always模块都是同时并行执行的,initial模块只执行一次,而always模块则是不断重复地运行

2022-07-18 23:29:32 3461

原创 Verilog中begin...end和fork....join的区别和用法

Verilog中begin...end和fork....join的区别和用法

2022-07-18 23:20:46 2685

原创 Verilog的运算符及优先级

Verilog运算符中的逻辑运算符和位运算符的区别,如&和&&、|和||的区别,以及不同运算符的优先级对比。

2022-07-17 22:05:47 18949 6

原创 Verilog中“X”和“Z”状态和 进制表示

verilog仿真中的X和Z代表什么呢?二进制数,十进制数、十六进制数分别用什么表示?

2022-07-08 22:37:14 9615

原创 Verilog的数据类型和模块端口

介绍了3种常见的数据类型:wire型、reg型、parameter型的使用方法。3种常见的模块端口:input、output、inout的定义。

2022-07-07 07:55:34 2428

原创 FPGA、CPLD、DSP优缺点比较

FPGA与CPLD,FPGA与DSP特点对比

2022-07-06 08:05:49 2641

原创 FPGA的基本设计流程

FPGA的基本设计流程,主要包括系统设计、设计输入、功能仿真、综合优化、综合后仿真、实现与布局布线、时序方针与验证、板级方针与验证、芯片编程与调试等9个部分。

2022-07-05 07:04:48 9559

原创 FPGA的原理与结构

FPGA结构和组成,主要由可编程输入/输出单元(IOB)、可配置逻辑块(CLB)、数字时钟管理模块(DCM)、嵌入式块RAM(BRAM)、 布线资源、底层内嵌功能单元、内嵌专用硬核等7部分构成

2022-07-04 22:45:27 1985

原创 基于lattice的SDI IP核的调用

基于lattice的SDI IP核的调用基于lattice的SDI IP核的调用IP核配置IP核调用基于lattice的SDI IP核的调用来公司实习,第一个接触的FPGA芯片就是lattice家的,和Xilinx的IP核相比,lattice的IP核配置起来更简单,当然了,lattice的功能核Xilinx相比就没有那么强大了。IP核配置1.点开箭头所示图标,进入IP核列表界面2.列表中如果有,就直接选 Tri_Rate SDI PHY3. 如果没有,需要点击箭头所示图标,下载之后才能使用(

2021-04-07 14:54:29 1484

原创 python中的矩阵乘法-用numpy和tensorflow

今天学tensorflow的时候惊奇的发现,tf也可以实现矩阵乘法接下来分别用tf 和 np来实现矩阵乘法Tensorflowimport tensorflow as tfA = tf.constant([[1,2],[3,4]])B = tf.constant([[5,6],[7,8]])C = tf.matmul(A,B)print(C)返回值:tf.Tensor([[19 22] [43 50]], shape=(2, 2), dtype=int32)2.Numpyi

2020-06-18 06:02:20 354

原创 python实现 Polar码极化过程

BEC信道极化现象以消除概率=0.5 的二进制消除信道 BEC 为例,信道的错误概率上限巴氏参数可通过以下确定的递归计算得到:Python实现程序如下:import osimport numpy as npimport matplotlib.pyplot as pltdef main(): index = 10; n = np.power(2, range(1, index+1)) W = np.zeros((n[9]+1,n[9]+1)); W = W.as

2020-06-02 11:27:45 1716

原创 Python 计算 log以2为底的对数

import numpy as npa = np.log2(4)print("a = " + str(a))返回值:a = 2.0

2020-05-21 09:16:23 9203

原创 单工通信/半双工通信/全双工通信,串行传输/并行传输,同步传输/异步传输的区别

学习通信的时候,这几个名词单工通信/半双工通信/全双工通信,串行传输/并行传输,同步传输/异步传输我一直都很迷,现在我总结一下,也是加深我的记忆了1.按照信息在信道中的传输方向分为:a.单工通信:消息只能单方向传输的工作方式b.半双工通信:通信双方都能收发消息,但不能同时收发的工作方式c.全双工通信:通信双方可同时进行收发消息的工作方式2.按数据码元传输方式分:a.串行传输:数据流的各个码元是一位接一位的在一条通道上传输。(成本低、速度慢、需解决字符同步)b.并行传输:构成一

2020-05-20 14:57:21 1286

原创 学习笔记--吴恩达 Deeplearning 第一课 第三周 分类问题(答案及知识点总结)

单隐层平面数据分类程序步骤1-模块导入import numpy as np #使用Python进行科学计算的基本包import matplotlib.pyplot as plt from testCases_v2 import * #提供了一些测试示例来评估函数的正确性import sklearn #为数据挖掘和数据分析提供了简单有效的工具import sklearn.datasetsimport sklearn.linear_modelfrom planar_utils import

2020-05-18 22:08:00 1874

原创 学习笔记--吴恩达 Deeplearning 第一课 第二周 逻辑回归 (答案及知识点总结)

吴恩达 深度学习 第二周 逻辑回归程序步骤1.导入需要的函数包和给定的py文件注意:将作业的程序和需要导入的py文件放在同一文件夹中。2.导入训练集和数据集,用到h5py,关于h5py部分用法总结如下import h5py# 生成一个.h5文件f = h5py.File(‘data.h5’, ‘w’)f.create_dataset(‘X_train’, data=X)f.create_dataset(‘y_train’, data=y)f.close()f = h5py.File(

2020-05-17 23:34:47 883

Xilinx fifo 双边跨时钟的使用实例

1. 将fifo_data_in.v、fifo_test_top.v和fifo_32_4096_16.xci导入已建好的工程中的资源中。 2. 将fifo_test_tb.v导入仿真资源中。 3. 运行simulation 说明:FIFO使用方法在本人主页有说明,希望可以自主调试,不借助资料包.

2022-10-15

lattice SDI 和 PCS IP核实例

lattice SDI 和 PCS IP核实例,输入端程序,需要配合彩条程序使用

2021-04-07

information_insert.v

SDI协议下,生成彩条的Verilog程序,需要配合SDI PHY IP核和PCS IP核一起使用

2021-04-07

pg205-v-smpte-uhdsdi.pdf

vivado 12G SDI 用户手册

2021-04-01

pg068-ten-gig-eth-pcs-pma.pdf

10G base-kr 用户手册 (vivado)

2021-04-01

pg013_v_rgb2ycrcb.pdf

vivado RGB转CBCR 用户手册

2021-04-01

中国石油大学(北京)工程数学试题 17-18-1 A .doc

中国石油大学(北京)工程数学17-18考试原题无答案,但是题型和知识点都是类似的,可以给学习学妹们作为参考,

2020-05-22

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除