FPGA设计-PCIe PIO代码的学习

已于 2024-09-11 21:40:24 修改
阅读量729 收藏 7
点赞数 18
分类专栏： FPGA实战进阶 文章标签： fpga开发
于 2024-06-04 20:54:32 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/whm128/article/details/139453701
版权

目录

背景

应用场景

代码架构分析

结论

背景

本项目是基于xinlinx官方的PCIe IP 7 series integrated block for PCI Express。根据官方的例程加上官方给的example，对代码进行分析。

应用场景

对一些速率要求不高的，比如IO操作，推荐使用此IP进行设计，虽然相比其他的IP较为复杂，需要对PCIe协议有所了解，但是对于研发而言，这未必不是好事。

代码架构分析

了解本专栏 订阅专栏 解锁全文
xilinx pcie ep pio
baidu_34548562的博客
06-12 362
实时画状态图 https://hifpga.com/fsm/ 一个时钟周期传输64bit tlp格式 RX状态机 digraph pcie_pio_rx { PIO_RX_RST_STATE PIO_RX_MEM_RD32_DW1DW2 PIO_RX_MEM_WR32_DW1DW2 PIO_RX_MEM_RD64_DW1DW2 PIO_RX_MEM_WR64_DW1DW2 PIO_RX_MEM_WR64_DW3 PIO_RX_WAIT_STATE PIO_RX_RST_STATE -> PIO_RX_
PCIE学习笔记（五）PIO例程设计与仿真分析
gostman的专栏
03-09 5739
PIO 例程设计概述 PIO example设计在终端模式的IP核生成时已经包括在IP核中了。该设计属于简单的典型应用，与终端模式的PCIe IP核的事务层接口（AXI4-Stream接口）进行通讯，用户可以通过使用已经成熟的设计方便构建系统，进而验证通讯链路和功能的正确性。该设计功能如下： 使用Xilinx FPGA的块RAM（block RAM）建立的4个事务专用的2KB的目标区域。（共计8192bytes）。 通过完成型TLP包来支持单个DW数据负载的读写事务（32/64bit地址的存储空间和I
PCIE实现PIO模式寄存器读写调试记录
hy_520520的博客
03-23 5259
平台：vivado2017.4 芯片：xc7k325tffg-2 记录一下学习PCIE接口的过程。 使用XILINX官方的PCIE核，实现使用windriver加载并测试读写。方案主要在XILINX官方的例子上进行了修改，可以更加方便的实现对PCIE读写。 目录 新建工程 源码分析 修改源码 下载调试 新建工程 新建PCIE核。 这里选择第一种，XILINX提供了三种PCIE的相关的IP核。 第一种：7series intergrated block for pc..
PCIE的DMA和PIO介绍
weixin_33895475的博客
03-06 2646
墨尘 百家号01-2422:14 在PCIE中有两种数据传输方式： DMA(Direct Memory Access)，直接内存访问，在该模式下，数据传送不是由CPU负责处理，而是由一个特殊的处理器DMA控制器来完成，因此占用极少的CPU资源。 PIO(Programmed Input-Output)，可编程输入输出，在该模式下，数据传送由CPU执行I/O端口指令来按照字节或更大的数...
【PCIE】基于PCIE4C的数据传输（二）—— DMA
wjh776a68的博客
04-10 3971
本文继续基于PCIE4C IP核实现主机（RHEL 8.9）与FPGA（Xilinx Ultrascale+HBM VCU128开发板）间的DMA数据传输。本文分为四个部分：DMA设计、FPGA设计、仿真设计、驱动程序设计。
Pcie接口PIO设计示例与仿真详解--7系列.docx
02-26
Pcie接口PIO设计示例与仿真详解
FPGA-PCIe开发
Shaliew
05-26 1万+
/*Ver. 1.0*/ 说在前面：在接触PCIe之前学习了点DDR3的理论知识，在Xilinx的V709上跑了一遍例程，自己也例化了MIG核通过控制逻辑实现了简单的DDR3读写数据，这部分内容分享在新浪博客里边，这里就不累赘重述了，此博客单单是总结、记录在接触PCIe后从一只小白到一只菜鸟的进阶过程(难免有些没记录到，希望可以优快云的博客能支持续编辑)。感谢CC师姐，LH师兄，DM师兄还有实...
基于FPGA的PCIe接口设计---01_PCIe基本概念
热门推荐
wenjia7803的博客
04-25 4万+
有好几个月没来更新博客啦，但是我并不是在偷懒，已经整理好好几篇的材料，后面陆续会发表出来，敬请期待！哈哈... 最近这几个月都在啃PCIe，各种查资料，看文献。总算有点头绪了，这不，就急急忙忙跟大伙分享一下劳动成果，如果有理解得不对的地方，请大神不吝赐教啊！ 好了，言归正传。关于基于FPGA的PCIe接口设计，我规划分3篇来阐述。第一篇：介绍PCIe的基本概念；第...
PCIE.rar_XILINX PCIE_pcie_pcie PIO_pcie axi spartan6_pcie xilinx
09-24
标题中的"PCIE.rar_XILINX PCIE_pcie_pcie PIO_pcie axi spartan6_pcie xilinx"表明这是一个与Xilinx Spartan6 FPGA相关的PCI Express (PCIe)设计资源包。Xilinx是一家知名的FPGA（Field-Programmable Gate Array）...
【紫光同创PCIE教程】——DMA读写/PIO内存读写TLP解析
MYMINIEYE的博客
12-01 3476
对于Mwr的Header，对着协议格式分析，很容易知道第一个Header地址（32bit）是df20_2000，携带数据长度Length（以DW为单位）为1，报文类型[Fmt,Type]=0x40（表明为3DW Mwr），字节使能[last DW BE,first DW BE]=0x0f，其他信息对座入号就行了，特别注意的是TLP是大端格式，[Fmt,Type]=axis_master_tdata[31:24]，实际代表的是0Byte的位置，其他DW数据亦如此。主机的3次MWr TLP是什么呢？
【PCIE】基于PCIE4C的数据传输（一）——PC访问FPGA
wjh776a68的博客
03-18 4079
PCIE4C是Ultrascale+系列开始引入的硬核，本文介绍了利用PCIE4C对PC发送的读写操作进行响应的代码实现
转载 PCIe学习（一）：PCIe基础及生成PIO例程分析
neufeifatonju的博客
10-17 943
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。简介 学习PCIe有一段时间了，这里将这段时间的学习做一个总结。由于手里没有包含PCIe的板子，因此所做的也就是尽力将XILINX提供的实例工程中的关键模块进行分析，包括 PIO_RX_ENGINE.v，PIO_TX_ENGINE.v，PIO_EP_MEM_ACCESS.v ，希望对和我...
Linux中PCI的实现
shangyaowei的专栏
12-19 758
外围设备互连(PCI)是一种将系统中外部设备以结构化与可控制方式连接到起来的总线标准，包括系统部件连接的电气特性及行为。本章将详细讨论Linux核心对系统中的PCI总线与设备的初始化过程。     图6.1 一个基于PCI的系统示意图   图6.1是一个基于PCI的系统示意图。PCI总线和PCI-PCI桥接器在连接系统中设备到上起关键作用，在这个系统中CPU和视频设备被连
【紫光同创PCIE教程】——使用官方驱动在Windows下进行DMA读写操作/PIO读写操作
MYMINIEYE的博客
11-30 1852
紫光同创官方主推的是在linux系统下开发驱动和上层软件，相应地，官方提供了在linux一个基于GTK+2.0的PCIE测试平台，该平台能够很好去操作官方生成的例程。官方也提供了一个Windows的驱动例程，该例程能够完成PCIE的DMA读写操作和PIO内存读写操作，但是该驱动并未完全适配IP生成的官方例程，官方提供另一份的FPGA的工程与之适配。最后简单声明一下，更改驱动只是适配紫光同创IP生成的例程，把IP自带例程的DMA机制通信成功起来，当然也可以去更改IP生成例程DMA的逻辑设计来适配原来的驱动。
PIO模式
jasonwoodlee的专栏
08-31 1904
IO的英文拼写是“Programming Input/Output Model”，PIO模式是一种通过CPU执行I/O端口指令来进行数据的读写的数据交换模式。是最早先的硬盘数据传输模式，数据传输速率低下，CPU占有率也很高，大量传输数据时会因为占用过多的CPU资源而导致系统停顿，
从零开始讲PCIe（2）——PCI总线传输模型与机制
最新发布
apple_53311083的博客
10-04 2239
在之前的内容中，我们已经对PCI有了一些基本的认识，我们了解了PCI的一般架构，标准传输周期等相关的内容，接下来我们会进一步了解PCI具体的传输模型与机制
初学 PCIe System (二) - 如何访问PCIe设备的配置空间
yeiris的博客
09-04 5018
​ 在初学 PCIe System (一) - PCIe介绍及其配置空间有提到可以从PCIe设备的配置空间(Configuration Space)获取许多重要的资讯，那在CPU中，访问配置空间常用的两种方式如下： Programmed Input/Output (PIO) PIO 是由CPU主动向Device 获取资料 ，CPU 会等待Device资料传输完后才去做其他事情。使用PIO会占住CPU资源，会让系统变得低效，因此此技术已几乎被直接记忆体访问（DMA）所取代。这边简单介绍一下PIO的作法，
12.PIO源码详解2-app模块（pcie_app_7x.v）剖析
一个早起的程序员
02-23 1555
之所以成为app，就是指应用的意思，这个模块主要实现用户逻辑的，这节课我们讲解app模块（pcie_app_7x.v）的架构和代码。 前面说过app主要是提供了配置PCIe Core的一些信息，其实配置信号包括如下，我们知道就行，用的时候不必关心。 电源管理配置 错误处理配置 pl层配置 中断配置 其他配置 下面为app模块的源代码及注释。除了提供配置信息外，app模块包含了PIO子模块。 module pcie_app_7x#( parameter C_DATA_WIDTH = 64
2.PCIe协议分析
一个早起的程序员
02-18 5573
从今天开始，我们讲解PCIE协议分析章节的内容，本章分为4节内容，具体如下： （1）第1节：预备知识点 我们知道要想深入了解FPGA PCIE逻辑、理解PIO例子工程、应用XAPP1052 demo、应用XDMA例子工程，需要熟练知道PCIE的一些最基本的概念，比如PCIE配置空间、PCIE Bar空间、PCIE地址映射、PCIE传输层级结构，看了这些东西可能会让很多人抓狂，不...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

第二层皮-合肥

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值