
面试问题分享与总结(嵌入式+FPGA)
主要是根据个人或他人面试一些问题的总结与分析
第二层皮-合肥
知识在于积累,分享也是总结。
优快云签约博主,曾在合肥科大讯飞、国科天迅、新华三集团就任硬件及FPGA工程师。主要分享数十年来的学习及工作经验。合作请私信
展开
-
嵌入式面试分享之PCIE
要求在CPU上电120ms内完成上电,以便CPU正常枚举。容值一般60到220nf,放在TX端;要求支持reeive detect。3.对于PCIe链路中的电子开关。1.PCIe电容的选择与摆放。原创 2023-04-18 21:08:14 · 1265 阅读 · 1 评论 -
嵌入式面试之示波器使用
无源探头一般用于低带宽的示波器,这里低带宽经验值为500 MHz,具有10:1衰减比的高阻输入,同时带来严重的容性负载。常说的电源纹波测试的探头就是无源的。b.地线使用,一般使用较短的地线避免干扰,条件容许的情况下,使用接地环;a.带宽设计,一般电源噪声都低于1M,如果示波器一般带宽使用20M;2.测试一个频率一个N另一个为5N的,应使用哪一个作为触发信号;1.如何用示波器测量电源噪声;使用慢信号作为触发信号。原创 2023-04-18 20:40:38 · 661 阅读 · 0 评论 -
嵌入式面试分析之单片机
硬件I2C是芯片的外设功能,而模拟i2C是用GPIO实现的。可以外加驱动芯片或者三极管来驱动。3.硬件I2C与模拟I2C的区别。2.单片机IO如何提高驱动能力。电源、晶振、复位、cpu。原创 2023-04-18 20:30:21 · 208 阅读 · 0 评论 -
嵌入式面试问题及解析-电源
2.设计LDO需要关注哪些参数?1.LDO与DCDC的区别?5.DCDc电感的选择?4.上电时序怎么设计?3.怎么去评估功耗?原创 2023-04-18 12:36:30 · 242 阅读 · 0 评论 -
嵌入式硬件面试问题解析-I2C
于是 Rpmin=5V/3mA≈1.7K(@Vio=5V)或者2.8V/3mA≈1K(@Vio=2.8V)Rp最大值由总线最大容限(Cbmax)决定,Rp最小值由Vio与上拉驱动电流(最大取3mA)决定;面试官主要考察那个ACK信号,当然器件地址,寄存器地址也可以提一下。3.一条总线最多挂多少个i2c节点,与参数有关?负载电容有关,另外还有器件地址位的限制。1.发送一个字节i2c需要多少位?可以参考我免费文章中的介绍,2.i2c上拉电阻的选择?原创 2023-04-18 20:20:46 · 780 阅读 · 0 评论