whm128的博客

针对直流高压电源系统，设计了一种束流调节保护电路。束流采样是在电源 主电路输出端串联一个电流采样电阻，将电压信号转为电流信号。束流检测信号 经束流调节保护电路连接到束流调节器，通过对束流信号进行运算放大，并与保 护阈值电压进行比较，确定输出过流信号，触发单向可控硅，控制继电器的吸合， 从而实现电源电路保护的目的。

在大约5 GHz处，根据转换器数据手册中的额定分辨率和性能指标，满量程带宽远高于转换器自身的最大采样带宽。ADC全功率带宽不同于定义的转换器可用带宽或采样带宽，它可以当成是模拟信号输入运算放大器的全功率带宽(FPBW)，信号更像是三角波信号，并且输出端存在大量失真。这样，设计人员便能估算用于转换器的最大模拟输入频率或采样带宽，并依旧建立至1 LSB误差以内。设计是围绕采样带宽而展开的。或1.3 V p-p/(212) = 317 mV p-p，且%FS = (LSB/FS) × 100 = 0.0244。

相位噪声：约 -94.5 dBc/Hz信噪比：约 94.5 dB噪声功率：约为信号功率的 3.5×10−103.5×10−10这些结果表明，100 fs的时钟抖动在30 MHz信号下产生的噪声影响较小，但在高精度系统中仍需关注。

很多设计者都知道晶体振荡器都是基于皮尔斯振荡器，但不是所有人都知道具体是如何工作的，只有一部分人能掌握具体如何设计。在实践中，对振荡器设计的关注有限，直到发现它不能正常运行（通常是在最终产品已经在生产时），这会导致项目延迟。振荡器必须在设计阶段，即在转向制造之前，得到适当的关注，以避免产品在应用中失败的噩梦场景。本文介绍了皮尔斯振荡器的基础知识，并为其设计提供了指导方针。

双极性放大器的失调电压为25 μV，漂移为0.1 μV/ºC。斩波放大器尽管存在一些不利影 响，但可提供低于5 μV的失调电压，而且不会出现明显的失调漂移， 以下图1给出了基本的斩波放大器电路图。当开关处于“Z”(自稳零)位时，电容C2和C3将分 别充电至放大器输入和输出失调电压。当开关处于“S”(采样)位时，VIN 通过R1、R2、C2、 放大器、C3和R3构成的路径连接至VOUT。

对于特定放大器，电压噪声和电流噪声的1/f转折频率并不一定相同，有的电流反馈 运算放大器可能具有三个1/f转折频率：一个针对其电压噪声，另一个针对其反相输入电 流噪声，还一个则针对其同相输入电流噪声。在无源阻抗条件下，电压噪声是主要噪声源，如下面图4所示(左边一栏)。讨论运算放大器电流噪声之前，必须明白实际的运算放大器电路需要使用外部电阻，而 所有电阻均具有大小为√(4kTBR)的约翰逊噪声，其中k表示波尔兹曼常数(1.38×10–23J/K)， T表示绝对温度，B表示带宽，而R表示电阻。

在对准确度有很高要求的行业里， 七位半或更高分辨率的数字万用表(DMM)会被使用，这些DMM采用由分立元器件搭建的多斜率积分ADC。这些ADC虽然可以提供合理准确度的测量结果，但对于大多数工程师来说，其设计和调试过程往往过于复杂，因此许多工程师会选择商用ADC来简化设计。在过去的十年里，24位Σ-Δ ADC被广泛应用于六位半DMM设计中。然而，要想实现七位半准确度和线性度，就必须使用更高性能的ADC。此外，基准电压问题也带来了挑战，深埋型齐纳二极管基准电压源需要复杂的外部信号调理电路来实现超低温度漂移。

本文探讨了为仪器仪表应用设计高准确度设备所涉及的挑战，并介绍了由低INL SAR ADC、全集成式超低温漂精密基准电压源、四通道匹配电阻网络和零漂移低噪声放大器构建的高准确度, 将进一步深入探讨完整的设计解决方案以及测量结果。许多仪器仪表应用要求高准确度，例如数字万用表(DMM)、三相标准表、现场仪表校准器、高准确度DAQ系统、电子秤/实验室天平、地震物探仪以及自动测试设备(ATE)中的源表(SMU)/功率测量单元(PMU)等。

齐纳管（Zener Diode）是一种特殊的二极管，它能够在特定的反向电压下保持电流稳定。正常情况下，二极管只允许正向电流通过，而阻止反向电流流过。而齐纳管在一定的反向电压下可以允许反向电流流过，并且在达到其额定电压时，电流将变得非常稳定。齐纳管通常用于稳压电路中，可以提供稳定的电压输出。当输入电压波动时，齐纳管会自动调节，保持输出电压稳定。这种特性使得齐纳管广泛应用于电子设备中，包括电源、稳压器、逆变器等。另外，齐纳管还可以用作电流限制器，即在特定的电压下限制电流的流动。

目前的信号处理系统一般需要混合信号器件，例如模数转换器(ADC)、数模转换器(DAC) 和快速数字信号处理器(DSP)。由于需要处理宽动态范围的模拟信号，因此拥有高性能 ADC和DAC显得更加重要。在恶劣的数字环境内，能否保持宽动态范围和低噪声与采用 良好的高速电路设计技术密切相关，包括适当的信号路由、去耦和接地。过去，一般认为“高精度、低速”电路与所谓的“高速”电路有所不同。对于ADC和 DAC，采样（或更新）频率一般用作区分速度标准。

本文主要分享华为的一些硬件学习资料。华为PCB布线规范；华为EMC设计指南；华为电磁兼容结构设计规范；华为防护电路设计规范；华为模拟电路设计；华为射频电路课程；华为柔性电路板培训课程；华为天线基础知识；华为硬件设计参开大全；华为硬件信号质量与时序测试指导书；华为Hyperlynx仿真教程；华为FPGA设计高级技巧。

稳定度这个指标包含了各种条件引起的变化，温度、制造过程、工作电压以及老化，这个指 标表明了在这四个参数的各种允许的组合下所引起的最差的漂移量。恒温晶振最为特殊，其内部晶体处于一个恒温器里，能够保 持精确的工作温度（有些设计将晶体放置在两个嵌套的恒温器内，这样能够获得更好的温度稳定 性，内部的恒温器和温控电路都包含在外面第一个恒温器中，这种晶振称为双恒温晶振。和数字电路的延时相比，压电的时钟非常准确，因此我们有时忽略了时钟频率的变化。的曲线是非常类似的，每条特定的曲线都是将石英晶体以一个精确的角度切割后产。

具有前面所介绍的优点，但需要小的钻头，而小钻头更容易折断。制板堆叠在一起进行一次性加工，而对于小过孔，细小的钻尖难以钻透堆叠在一起的印制板而不。确保最小的孔也有足够的空间容纳元件管腿，并且能满足电镀所要求的深宽比。，也可用做连接层间走线的线路过孔，二者唯一的不同点在于前者用于焊接芯片管脚，而后。对于走线过孔而言，孔径的大小更难以确定，它的最小尺寸受限于钻孔与渡锡技术。息来选择最佳的过孔、线宽、以及单板的层数。小的过孔可以节省更多的走线空间，所以设计者都希望过孔越小越好。对于极高速率的设计，必须用小的过孔。

长线传输造成信号反射的情况和短线传输造成信号振荡的情况。当设计一个始端匹配的电路时，必须考虑驱动器的输出阻抗使 驱动器输出阻抗加上匹配电阻的阻值与线路的阻值相匹配。因此源端匹配电路的匹配电阻的阻值 小于线路的特征阻抗。与通常的认识相反，终端匹配的传输线不比始端匹配的传输线更难驱动。如果把终端匹配的偏置设为逻辑电平的中间点，终端匹配电路的最大输出电流与始端匹配电路一样。在考虑不匹配的最坏情况时必须同时考虑阻值的不确定性和传输线特征阻抗的不确定性。匹配可以解决振荡或反射的问题。

广义的电磁兼容控制技术包括抑制干扰源的发射和提高干扰接 收器的敏感度，但已延伸到其他学科领域。问题的种类包括公共阻抗耦合、串扰、高频载流导线产生的辐射和通过由互连布线和印制线 形成的回路拾取噪声等。1、电源与地线的阻抗随频率增加而增加，公共阻抗耦合的发生比较频繁；3、静电屏蔽不要求屏蔽体是封闭的，只要求高电导率材料和接地两点。4、对低频，高电导率的材料吸收衰减少，对磁场屏蔽效果不好，需采用高。要求高磁导率的材料做封闭的屏蔽体，为了让涡流产生的磁通和干扰产。生的磁通相消达到吸收的目的，对材料有厚度的要求。

相比之下，当采用14 位 ADC 时，相同的 800 mV 显示范围则能被精细地分割成 16,384 个等级，使得每个等级的分辨率高达48.8 µV。因此，9 位ADC的转换精度是 512 个信号等级（29 = 512），10 位ADC的转换精度则是 1,024 个信号等级（210 = 1,024），依此类推。具有 14 位 ADC，并在 2 mV/div、1 GHz 带宽下针对 50 Ohm的输入能保持本底噪声小于 50µV，那么它将展示出卓越的垂直精度，进而使工程师能够捕捉到信号中最微小的变化。

首先了解抖动的定义，在ITU-T G.701中有关抖动的定义如下：数字信号重要瞬间相对于其理想时间位置的短期非累积变化。抖动是时钟或数据信号时序的短期时域变化。抖动包括信号周期、频率、相位、占空比或其他一些定时特性的不稳定。抖动在不同周期、多个连续周期或作为长期变化都很重要。抖动的基本类型：TIE (Time Interval Error) ，Period Jitter ，Cycle-Cycle Jitter等。

模数转换器（adc）代表了接收器、测试设备和其他电子设备中的模拟世界和数字世界之间的联系。正如本文系列的第1部分中所概述的，许多关键的动态参数提供了从给定的ADC中预期的动态性能的准确相关性。本文系列的第2部分介绍了用于测试高速adc的动态规范的一些设置配置、设备建议和测量程序。下面讨论测试高速数据转换器的设置和程序。它包括软件工具，硬件配置，数据捕获和分析仪器，需要测试一个新的10位，+3V，高速数据转换器。如果不小心地执行设备选择、设置配置、布局和基于FFT的分析，它还会警告您可能会遇到的陷阱。

示波器和 10:1 探头的简化模型如上图所示，其中示波器的输入阻抗为 RscopeRscope​，探头的补偿电容为 CcompCcomp​。示波器和 10:1 探头的简化模型如上图所示，其中示波器的输入阻抗为 RscopeRscope​，探头的补偿电容为 CcompCcomp​。所以补偿电容的作用是为了匹配不同的示波器探头，以达到X10档位，精准的9比1。所以补偿电容的作用是为了匹配不同的示波器探头，以达到X10档位，精准的9比1。​，可以通过螺丝刀进行调节，以保证 10:1 的分压比。

电子工程师工具包：共有各类元器件基础资料，电源设计资料，大厂参考资料，开发工具，仿真工具，各类电路接口设计，优质电子书，硬件，FPGA，单片机工具教程，优质方案资料，各类协议资料，入门指导

随着数据传输速率的提升，相关标准也变得越加严苛。PCI-Express 标准亦呈现了此趋势，从PCIe Gen3.1 的抖动要求为1.0ps RMS 开始，到PCIe Gen4.0 时，其抖动要求已降为0.5ps RMS。因此，Silicon Labs（亦称芯科科技）最新推出的Si522xx 系列频率产生器和Si532xx 缓冲器旨在满足并超越PCIe Gen 4.0 标准要求，以协助开发人员设计出市场前沿的产品，占得先机。

PCIe Serdes 在时钟驱动下收发串行数据流。Serdes 所用时钟由 PHY 内的 PLL 生成，PLL 的参考时钟由外部提供或从接收数据流中恢复出来。PCIe 协议指定标准的参考时钟为 HCSL 电平的 100 MHz 时钟，Gen1~Gen4 下要求收发端参考时钟精度在 ±300 ppm 以内，Gen5 要求频率稳定性 ±100 ppm。在 FPGA 应用中，为了兼顾其他 IP，采用 LVCMOS/LVDS/LVPECL 电平 125 MHz/250 MHz 的方案也较为常见。

在输入的快速下降沿期间，如果输入的压摆率高于特定值，直流/直流转换器的内部 LDO 稳压器由于电源抑制比 (PSRR) 的限制，会发生复位。第一个图是由理想 LDO 供电的系统，第二个图是由具有热噪声的 LDO 供电的系统（热噪声使本底噪声增加），第三个图是由具有高频噪声的 LDO 供电的系统（因混叠现象使频率降低）。散粒噪声符合泊松分布，而 1/f 噪声（闪烁噪声）的功率与频率成反比，即频率越低，噪声越高。由于系统会使所有噪声的频率降低，并对噪声进行积分，因此，用户在此应用中应使用总（积分）输出噪声。

LMK04832是TI 新发布的低抖动双环去抖模拟时钟， 其最高输出频率可以到达3250MHz， 输出抖动极低，3200MHz输出可达到49fs（积分范围12k~20M），54fs（积分范围100Hz～100MHz），其噪底可以达到-156.5dBc/Hz， 比起前一代产品LMK0482*系列，噪底降低1～2dB。在调试其新发布的demo板时发现输出口频率近端有杂散泄漏，笔者进行了问题排查定位，最终发现由于VCXO引入该杂散， 确定原因后，通过适当的环路设计，可以有效地解决该问题。

在输入的快速下降沿期间，如果输入的压摆率高于特定值，直流/直流转换器的内部 LDO 稳压器由于电源抑制比 (PSRR) 的限制，会发生复位。第一个图是由理想 LDO 供电的系统，第二个图是由具有热噪声的 LDO 供电的系统（热噪声使本底噪声增加），第三个图是由具有高频噪声的 LDO 供电的系统（因混叠现象使频率降低）。散粒噪声符合泊松分布，而 1/f 噪声（闪烁噪声）的功率与频率成反比，即频率越低，噪声越高。由于系统会使所有噪声的频率降低，并对噪声进行积分，因此，用户在此应用中应使用总（积分）输出噪声。

如果SYNC保持逻辑低电平；或者脉冲高电平持续时间少于4个多帧：

MicroBlaze嵌入式处理器软核是一个精简指令集计算机(RISC)。优化实现在AMD现场可编程门阵列(fpga)。的下图是MicroBlaze核心的功能框图.MicroBlaze 处理器的外部接口定义如下：DPLB(Data Processor Local Bus)：数据接口，处理器本地总线。DOPB(Data On-chip Peripheral Bus)：数据接口，片上外设总线，该接口实现 CPU 与片内外设的数据交换。

无法查看低于示波器本底噪声的信号细节如果示波器本底噪声电平高于ADC 的最小量化电平， 那么ADC的实际位数就达不到其标称位数应达到的理想性能。示波器的噪声来源包括其前端、模数转换器、探头、电缆等， 对于示波器的总体噪声而言，模数转换器本身的量化误差的贡献通常较小，前端带来的噪声通常贡献较大。大多数示波器厂商会在示波器出厂之前对其进行噪声测量，并将测量结果列入到产品技术资料中。如果您没有找到相应信息，您可以向厂商索要或是自行测试。示波器本底噪声测量非常简单，只需花上几分钟即可完成。

安全地、防雷击浪涌接地的接法 因为雷击浪涌、安全地的电流一般会远大于信号电流对人的危害，这两个接地建议分别单独接到大地，在真正的大地处单点相接，尤其是防雷击接地。 这篇文章耗时大约月余，各种思路一直盘旋于心，却有无从做起，在我的身上，也印证了接地这个问题与我们的关系，最熟悉又最陌生，最简单又最复杂，最易上路又最难达到终点。希望通过粗浅的总结，为我们浮在云里雾端的接地设计提供一个落地的云梯，使接地的设计真正能接到地气上来。

主要介绍分享下，RTC设计的一知识分析，内容为网络知识整理，现在几乎所有的电子产品都带RTC功能，因此RTC电池的寿命肯定是越长越好。

我们在设计中，对于一些特殊信号，都尽量保住参考平面的完整，尽量减少跨分割，但是仍然在一些设计中，需要用到跨分割，例如做地平面的隔离等。本文来探讨下，跨分割对信号的影响。

要在20 kHz到 24.1 kHz的过渡带内实现60 dB的阻带衰减，几乎是不可能 的，尤其是在音频应用要求线性相位的情况下。一般说来，变压器耦合前端能够驱动较高中频而无显著损 耗，具有更宽的带宽，功耗更低，并能提供固有的交流耦 合。另一方面，设 计具有较高阻抗/匝数比的变压器耦合前端可能很困难，因 为这会降低带宽、幅度，引起相位不平衡，有时还会使通 带纹波性能下降。此外，高增益要求 会压缩ADC内部器件的裕量，从而提高非线性度，而且由 于有更多功率经过外部无源器件，它们的非线性度也会提 高。

JESD204B得典型架构如下如所示：Device Clock是器件工作的主时钟，一般在数模转换器里为其采样时钟或者整数倍频的时钟，其协议本身的帧和多帧的时钟也是基于Device Clock.SYSREF是用于指示不同转换器或者逻辑的Device Clock的沿，或者不同器件间Deterministic latency的参考。如下图所示，Device Clock和SYSREF必须满足的时序关系。

打开bitstream setting，设置SPI的线宽和速率（线宽按原理图设置，速率尽可能高）2.flash加载速度。3.Tandem模式。

对于TVS二极管，它讲究的是瞬时脉冲功率，这个功率值很高，能达到上千瓦，只是这个时间值维持很小，高速TVS管选型，VBR—是TVS最小的雪崩电压。25℃时，在这个电压之前，保护TVS是不导通的。当TVS 流过规定的1mA电流IR时，加于TVS两极间的电压为其最小击穿电压VBR

例如，如果Y V的差分输入电压变化产生1 V的输出变化，X V的共模电压变化同样产生1 V的变化，则CMRR为X/Y。否则，放大器将有共模误差输出，其大小既与外接电阻对称精度有关，又与运算放大器本身的共模抑制能力有关。它由三个集成运算三运放高共模抑制比放大电路放大器组成，其中 N1、N2为两个性能一致（主要指输入阻抗、共模抑制比和增益）的同相输入通用集成运算放大器，构成平衡对称（或称同相并联型）差动放大输入级，晕猿 构成双端输入单端输出的输出级，用来进一步抑制 N1、N2的共模信号，并适应接地负载的需要。

最近项目中，遇到了一个一个问题，就是DDR初始化失败，失败卡在write leveling。

下面描述的内容主要针对subclass0和subclass2，对于subclass1来说，没有严格要求（我说的是SYNC信号的发起和采样）。SYNC信号都是从RX设备发送到TX设备（适用于subclass0、subclass1和subclass2模式），不管是那种，我们只要明白，RX发到TX的，前是电平信号，所以不能使用交流耦合，同时检查了原理图设计。在本项目案例中是由FPGA发往ADC的，而ADC没有回应，经过测试发现，SYNC信号存在，重点排查ADC外围电路，ADC电源异常，问题解决。

parameter”是Verilog HDL中的一个关键字，代表着参数型常量，即用parameter来定义一个标识符代表一个常量，这样可以提高程序的可读性与可维护性。input clk;output out;reg out;

PCie链路的初始化过程较为复杂，Pcie总线进行链路训练时，将初始化Pcie设备的物理层，发送接收模块和相关的链路状态信息，当链路训练成功结束后，PCIe链路两端的设备可以进行通讯。链路训练主要由硬件逻辑完成，而无需系统软件的参与。此外当PCie设备从低功耗状态返回到正常工作模式时，或者PCie出现错误时，也需要进行重新连接。