whm128的博客

到此，基本上可以确定THS4301引起的振荡，且不是每个芯片都必现，大概率是会发生的。在生产标定中，发现以前的程序在小量程标定后，切换到差分和单端后，两者的直流偏置不一样，且切换到差分输入时，能发现有振荡现象（有设备单端输入也有振荡）；3）经过断开后级的方式进行排查，最终定位到THS4031的输入引脚上有振荡波形，振荡的幅度在100~200mVpp内，频率在70多兆；总的来说，遇到单板处于振荡和不振荡之间的状态时，很大的可能性是由于设计上处于临界状态，某些电路的参数可能需要微调来解决。

经测试，1.5V（此处赋值为VGA前端幅值，目前状态下只有1V挡位和5V挡位可以达到这个值）以上后开始恶化，频率在150M之后恶化，两者同时满足才会触发。ENOB在1Vpp档位时，100M、150M、200M、251M时衰减异常，1VPP下有效值偏低，具体如下图。由于信号源是dbm为单位，避免换算时间，截取一个图，也为以后查询方便。以下，将针对，1Vpp下，阶梯改变输入赋值，观察变化值，这里我们去0.5 0.65 0.8，四组数据。从图中，可以明显看出，1V量程（黄色曲线），有效值在150M迅速下降。

关于信号链中不同 元器件如何影响噪声性能，以及如何使噪声最小化（例如，改变电阻大小、改变元器 件或使等效噪声带宽最小），分析将会提供有用的见解。主要分为五个步骤：给出假设，绘制信号链的简化原理图，计算每个信号链模块的等效噪声带宽，计算各个模块 在信号链输出端的噪声贡献，最后将所有噪声相加。了解每个模块对总噪声的贡献，让设计人员能够适当地 修改设计（例如，元器件的选择），以优化其噪声性能。设计测量信号链时，重要的是通过噪声分析来确定信号链解决方案是否具有足够低的 噪声，从而可以轻松提取极小的目标信号。

若取消缓冲级，则增益级滤波器的带宽必 须从信号频率的四倍增加到缓冲带宽，这是采样时需要建立反冲而必须具备的带宽， 因此增益级噪声带宽由 4MHz*π/2 扩展为 75MHz*π/2，增加约 19 倍。相对于 增益级，ADC 的噪声谱密度较低但带宽较宽；右部饼图显示了噪声占比，蓝色是增益级噪声，绿色是缓冲级边缘噪声，约 为 24uV，橙色是 ADC 噪声，大概为 46uV。总体而言，增益级和缓冲级得到了很好的 平衡，总噪声为 68uVRMS，整个信号链的 SNR 为 92.6dB，此值是较为理想的 SNR。

主要分为五个步骤：给出假 设，绘制信号链的简化原理图，计算每个信号链模块的等效噪声带宽，计算各个模块 在信号链输出端的噪声贡献，最后将所有噪声相加。关于信号链中不同 元器件如何影响噪声性能，以及如何使噪声最小化（例如，改变电阻大小、改变元器 件或使等效噪声带宽最小），分析将会提供有用的见解。设计测量信号链时，重要的是通过噪声分析来确定信号链解决方案是否具有足够低的 噪声，从而可以轻松提取极小的目标信号。对于噪声分析或在信号链电路上执行的任何分析，重要的是列出为信号链中每个模块 所做的假设。

主要分为五个步骤：给出假设，绘制信号链的简化原理图，计算每个信号链模块的等效噪声带宽，计算各个模块 在信号链输出端的噪声贡献，最后将所有噪声相加。增益模块产生的噪声由滤波器模块滤除，其带宽远低于由 ADC 驱动器输出 RC 网 络和 ADC 输入采样网络产生的滤波器的带宽。ADC 输入 RC 滤波器网络中的电阻产生的噪声由 ADC 输入 RC 滤波器和 ADC 采样 RC 所产生的组合滤波器滤除。等效噪声带宽(ENB)是产生与所实现的滤波器相同的积分噪声功率的砖墙滤波器 的带宽。本文继续介绍剩余步骤。

计算信号链的噪声要将所有噪声贡献相加，请使用平方和开根号的方法：

事实上，如果 DUT 是理想的（无相加相位 噪声），则其绝对相位噪声曲线将与图 2 中的曲线相匹配（但由于四分之一的频率转 换，它会低 12dB）。时钟源 2 在正常化至 250-MHz 载波后，展现出-92dBc/Hz 的相 位噪声（1kHz 偏置时），而测得的与时钟源 2 相关的 DUT 相位噪为-135dBc/Hz（1kHz 时）。此外，它还可能说明 DUT 残余噪声测量 中使用的缓冲器或放大器所产生的相位噪声，方法是对这些元件进行附加的残余相位 噪声测量。显示了使用低噪声电源时的绝对相位噪声测量。

其中 E1 是经过放大的 DUT1 输出信号，E2 是经过放大和延迟的 DUT2 输出信号，EC1 和 EC2 是信号功率，θM1和 θM2是相位噪声的幅值，ωC是载波频率，ωM是偏置频率。使用上述步骤，通过从测得的 DUT 相位噪声中减去测得的放大器相位噪声，即 可得到精确的 DUT 相位噪声。一旦确定相位检测器增益和 输入信号功率，即可计算出实际的相位噪声（假设放大器产生的相位噪声可以忽略不 计）。每个 DUT 固有的噪声是不相关的，所以它们产生的噪声是相同的，并且 rms 总和为测得的输出相位噪声。

本节主要分享了缓冲器带宽在信号链中的作用，主要从三个方面进行了分析 1. 毛刺幅值：2. 采样误差：3. 滤波器带宽：

如果信号链中有来自电源或信号链中的任何外部干扰，这些杂散频率较高 且会再次折叠，因此从毛刺幅值角度或电源干扰抑制角度来看，努力减少缓冲带宽显 得极为重要，毕竟缓冲级在信号链中具有较宽的带宽。了信号链中各级模块的噪声谱密度幅值和带宽大小，其中蓝色部分为增益级， 橙色为 ADC，绿色为缓冲级。增益级的增益大小、增益级能否直接驱动模数转换单元、 SNR 与增益的关系、数字滤波在信号链中的作用等问题都是设计工程师在构建数据采集信号链时经常考虑的问题，本文将从噪声权衡角度方面对这些问题进行阐述。

典型的相位噪声曲线 可以近似表示为各个区域，各区域的斜率为 1/fX，其中 x = 0 时对应于白噪声区域（斜 率 = 0 dB/十倍频程），而x = 1时对应于闪烁相位噪声区域（斜率 = -20 dB/十倍频程）。当输入电压和输出电压之间的差值较小时，使用 LDO 稳压器是一个不错的选择，但当连接环境热阻 θJA超过 30°C/W 时，从 FPGA 和 ASIC 获取的大电流会导致 LDO 稳压器的性能迅速下降。相位噪声是指当信号到达系统的接收端时，由于意外的超前或滞后而产生的信号中的 噪声。

噪声以和方根相加，如果较小噪声源比较大噪声源的大约 1/5 还低，那么我们可以决 定忽略较小噪声源，因为低于 1/5 的噪声源对总噪声的贡献只有大约 1%。无源器件有 1/f 噪声，电流 噪声也有 1/f 噪声成分。如果使用 0.1 Hz 至 10 Hz 噪声规格来计算 1/f 噪声，那么我们假定 1/f 转 折频率低于 10 Hz。有源滤波器模块限制所测量的噪声带宽，同时为来自运算放大器的噪声提供 1000 倍 增益，从而确保来自待测器件的噪声是主要噪声源。1/f 噪声会限制精密直流信号链的性能。

锯齿误差波形产生的谐波远远超过 DC 至 fs/2 的奈奎斯特带宽，然而，所有这些高阶 谐波必须折回（混叠）到奈奎斯特带宽并相加，产生 q/√12 的均方根噪声。在某些条件下，当采样时钟 ,量化噪声与时间的关系 MT 和信号通过谐波相关时， 量化噪声将与输入信号相关，能量集中在信号的谐波中，但均方根值仍然约为 q/√12。处理增益的意义可以通过下例说明。如果使 用数字滤波来滤除带宽 BW 以外的噪声成分，则等式中必须包括一个校正系数（称为 “处理增益”），以反映 SNR 的最终提高，如等式 10 所示。

在实际 ADC 应用中，量化误差一般表现为随机噪声，原因是宽带输入 信号具有随机性，而且通常会有少量的系统噪声充当“扰动”信号，使量化误差频谱 进一步随机化。FFT 噪底并非 ADC 的 SNR，因为 FFT 像是一个带宽为 fs/M 的模拟频谱分析仪，其中 M 为 FFT 中的点数。在强相关的情况下，量化噪声集中在输入信号 的各次谐波上，这正是我们不希望看到的。然而，在频谱分析应用中（或者使用频谱纯净的正弦波 作为输入对 ADC 执行 FFT），量化噪声与信号的相关度取决于采样频率与输入信号的 比值。

所用的数字值基本上是二进制，即每个“比特”（信息 单位）有两种可能的状态：一种是“关”、“假”或“0”，另一种是“开”、“真” 或“1”。注意， 切勿混淆特定位的名称（即第 1 位、第 2 位等）与“a”数组的下标；虽然有多种逻辑系统，但使用最广泛的是 TTL（晶体管对晶体管逻辑），其中“真” 或 1 对应于最小+2.4V 的输出电平（对于 2.0V 以上的电平，输入明确地响应为 1）， “假”或 0 对应于最大+0.4V 的输出电平（对于+0.8V 以下的电平，输入明确地响应为 0）。

DAC 和 ADC 的传递特性可以表示为由 D=K+GA 得到的直线，其中，D 为数字码，A 为 模拟信号，K 和 G 为常数。在单极性转换器中，K 的理想值为 0；到了 70、80 年代，随着微处理器和数字信号处 理(DSP)技术的出现，为了满足更加复杂的信号处理应用的需要，转换器需要测定信 噪比(SNR)、无杂散动态范围(SFDR)等动态性能规格。在 DAC 中，输 入和输出都经过量化处理，其图形由 8 个点构成——虽然可以探讨这些点形成的直线， 但必须记住，实际的传递特性并非直线，而是多个离散的点。

在给出的示例中，采样保持功能在 2μs 内进行 信号采集，而编码器则在 8μs 内进行信号转换，因而采样周期总计 10μs。所示的系统是实时系统，即该系统 fs的速率对输入 ADC 的信号进行连续采样，而 ADC 同样以此速率将新样本提供给 DSP。很显然，采样越多（采样速率越快），模拟信号的数字 表示就越精确。如果采样较少（采样速率较慢），则少到某一点时，模拟信号的关键 信息将因得不到采样而丢失。严格来说，并不会在采样模式期间定义采样保持功能的输出，但跟踪保持功 能的输出会在采样或跟踪模式期间跟踪信号。

总谐波失真(THD)指的是基波信号的均方根值与其谐波（一般仅前 5 次谐波比较重要） 的和方根的平均值之比。必须说明噪声测量的带宽。必须记住，用于计算 SNR 的噪声值是分布于整个奈奎斯特带宽（DC 至 fs/2）的噪声，而 FFT 用作一个带 宽为 fs/M 的窄带频谱分析仪，它扫描整个频谱，其结果是将噪声下推一个与处理增益 相等的量，该效应与模拟频谱分析仪的带宽窄化相同。谐波失真通常用 dBc（低于载波的分贝数）来表示，不过音频应用可能会用百分比来 表示，它指的是信号均方根值与相关谐波的均方根值之比。

显示了限制至第三奈奎斯特区的采样信号。实际上，采样信号频率可能位于任意独特的奈奎斯特区内，而第一奈奎 斯特区内的镜像仍旧是精确表示（当信号位于编号为偶数的奈奎斯特区时出现的频谱 反转除外）。此时，我们可以重提奈奎斯特准则，因为其适用于宽带信号： 带宽为 BW 的信号必须以等于或大于其带宽两倍(2BW)的速率进行采样，方可保留信 号中的全部信息。注意，第 一奈奎斯特区内的镜像包含原始信号中的所有信息，但其原始位置除外（频谱内频率成分的顺序是相反的，但这点可轻松地通过重新调整 FFT 输出的顺序来加以纠正）。

实际的 ADC 在许多方面与理想的 ADC 有偏差。随着模拟输入电压提高， “理想”ADC（如图 所示）保持恒定的输出代码，直至达到跃迁区，此时输出代码 即刻跳变为下一个值，并且保持该值，直至达到下一个跃迁区。因此，少量噪声可能是好事情 （至少对于均值方法而言），但输入端存在的噪声越高，为实现相同分辨率所需的均 值样本数越多。ADC 的无噪声代码分辨率是指这样一个位数，如果超过该位数，则无法明确无误地解 析各个代码，原因是存在所有 ADC 都具有的有效输入噪声（或折合到输入端噪声）， 如上文所述。

由于测试时由子卡进行输出，采用直接进行直接输出，以看出，明显的尖峰已经没有了，只剩下20K左右的尖峰，但是总体来说，效果很差，可能时单端输出的问题。试了变压器输出，问题依旧，尝试将配置改成COMS输出，发现结果依旧。低频端的相位噪声一般由工频干扰，低频振动，参考差拍，射频差拍等，在将链路的各个电源增加滤波后，问题得到解决。2.尝试更改DAC输出低通滤波器，咨询了黄斌，固件SPI通信速率为40M，而我们目前设置的滤波器带宽偏低。目前的问题噪声只剩下低频部分了，频率大概在30Hz，70Hz左右。

此理想信噪比的条件为输入70mV~90mV，前置放大器为高倍率（30dB）且后级衰减设置为-20dB或者700mV~900mV，前置放大器为低倍率（10dB）且后级衰减为-20dB条件下才可以理论上达到。在输入为70mV~90mV时，前置放大器倍率30dB，后级衰减器倍率为20dB，则输出信号电压范围为220mV~284mV。同理，在输入为700mV~900mV时，前置放大倍率10dB，后级衰减器倍率为20dB，则输出信号电压范围同样为220mV~284mV，取中间值250mV计算。信号调理电路基本架构。