- 博客(21)
- 收藏
- 关注
RSS订阅原创 013---HDMI的基本知识（一）
文章为学习记录。主要介绍HDMI的基本知识、HDMI接口的优点、接口和引脚定义、HDMI 传输链路和HDMI 硬件电路。
2025-03-22 11:44:06
926
原创 011---UART之RS232通信接口标准
RS-232 是UART 的一种串口通信标准。如下图所示，旧式的台式计算机一般会有 RS-232 标准的 COM 口(也称 DB9 接口)。接口以针式引出信号线的称为公头，以孔式引出信号线的称为母头，如下图所示。RS-232引脚定义如下表所示。一般只使用 RXD、TXD 以及 GND 三条信号线，直接传输数据信号。
2025-03-16 16:11:16
564
原创 012---状态机的基本知识
状态机 （Finite State Machine），也称为同步有限状态机，用于描述有先后顺序或时序规律的事情。同步”：状态机中所有的状态跳转都是在时钟的作用下进行的。有限”：状态的个数是有限的。Moore 型状态机：最后的输出只和当前状态有关而与输入无关。Mealy 型状态机： 最后的输出不仅和当前状态有关还和输入有关。
2025-03-15 22:23:21
480
原创 011---UART协议的基本知识
通用异步收发传输器（Universal Asynchronous Receiver/Transmitter），通常称作UART（串口），是一种异步****串行数据通信协议。它在发送数据时将并行数据转换成串行数据来传输，在接收数据时将接收到的串行数据转换成并行数据。UART包括了 RS232、RS499、RS423、RS422 和 RS485 等接口标准规范和总线标准规范。这些标准规定了通信口的电气特性、传输速率、连接特性和接口的机械特性等内容。
2025-03-09 17:20:43
609
原创 009---基于Verilog HDL的单比特信号边沿检测
文章为学习记录。采用时序逻辑和组合逻辑实现边沿检测的核心逻辑。组合逻辑实现的上升沿和下降沿的脉冲比时序逻辑实现的上升沿和下降沿的脉冲提前一拍。
2025-03-03 22:49:12
721
原创 008---SPI协议的基本知识（一）
SPI（Serial Peripheral Interface，串行外围设备接口）通讯协议，是 Motorola 公司提出的一种同步串行接口技术，是一种高速全双工同步通信总线，在芯片中只占用四根管脚用来控制及数据传输。SPI 通讯协议的优点：支持全双工通信，通讯方式较为简单，数据速率可达几 Mbps。SPI 通讯协议的缺点：没有指定的流控制，没有应答机制确认数据是否接收。
2025-03-03 17:44:10
1082
原创 007---I2C协议的基本知识（一）
I2C 协议(Inter－Integrated Circuit)是由 Philips （现NXP）开发的一种双向二线制同步****串行总线，用于连接低速外设。
2025-02-23 14:27:47
1021
原创 vivado报错[Synth 8-660] unable to resolve ‘I2C_SDA‘
在顶层实例化’I2C_SDA’模块后，vivado报错[Synth 8-660] unable to resolve ‘I2C_SDA’。报错信息和实例化模块如下图所示。
2025-02-23 11:24:27
342
原创 调试DDR3 mig IP核 报错[Runs 36-527] DCP does not exist:
block design里添加了DDR3 mig IP核，vivado综合或生成bitstream时报出如下错误：[Runs 36-527] DCP does not exist: e:/fpga_installoutput/fpga_prj/vivado2018_prj/04_505_axi4_ddr_test/ddr_test/.Xil/Vivado-99404-LAPTOP-2O8FGETR/coregen/system_mig_7series_0_0/system_mig_7series_0_0
2025-02-11 18:19:31
419
原创 006---Xilinx Vivado DDR3 （一）---MIG IP核生成与配置
文章为学习记录。以配置AXI4协议接口MIG IP为例，介绍配置过程中各个选项卡的参数。
2024-12-22 09:43:16
2244
原创 004---FPGA在线调试（二）---虚拟输入输出（VIO）
文章主要介绍Xilinx VIVADO定制IP核—虚拟输入输出（VIO）的使用方法。以led工程为例，观察信号timer_cnt 和 led的变化，并模拟rst_n。
2024-12-18 21:53:57
1084
2
原创 005---Xilinx Viivado FIFO （一）---IP核生成与配置
文章为学习记录。以配置双时钟FIFO为例，介绍FIFO IP 核配置过程中选项卡的各个参数。
2024-12-18 17:36:30
1230
原创 004---FPGA在线调试（一）---内嵌的逻辑分析仪（ILA）
文章主要介绍fpga内嵌的逻辑分析仪（ILA）的使用方法。以led工程为例，介绍几种方法，观察内部信号timer_cnt 和 led的变化。
2024-12-15 23:20:59
842
原创 002---基于Verilog HDL的VGA显示器驱动设计（二）
文章为学习记录。选用 VGA 显示模式 640x480@60，结合002–基于Verilog HDL的VGA显示器驱动设计（一）的VGA行同步时序、VGA场同步时序和VGA时序图给出驱动程序设计、生成像素数据信息及像素坐标，并进行仿真。
2024-12-14 23:58:09
954
原创 002---基于Verilog HDL的VGA显示器驱动设计（一）
文章为学习记录。主要介绍VGA 的基本知识、接口和引脚定义、VGA显示原理、VGA时序和VGA显示器不同分辨率的相关参数。
2024-12-09 22:31:39
1303
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人