vivado implementation报错[Designutils 20-1307]

原创 于 2025-08-01 15:54:56 发布 · 357 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

问题描述

[Designutils 20-1307] Command ‘get_ports{fpga_10mhz’ is not supported in the xdc constraint file.
vivado 编写xdc 文件，implementation 进行到 75%报错。

解决方案：

注意在管脚名称后空一格。
在这里插入图片描述

c-u-r-ry30
关注
【vivado使用】第7篇：vivado implementation执行时候报错：Unsupported PLLE2_ADV connectivity.......
黑猫奥利奥的博客
05-15 7348
执行时候出错， [DRC REQP-1712] Input clock driver: Unsupported PLLE2_ADV connectivity. The signal u_clk_wiz_0/inst/clk_in1 on the u_clk_wiz_0/inst/plle2_adv_inst/CLKIN1 pin of u_clk_wiz_0/inst/plle2_adv_inst with COMPENSATION mode ZHOLD must be driven by a clock
精选资源
[Xilinx-Vivado手册]UG904-vivado-implementation-en-us-2024.1
09-08
《Xilinx Vivado手册》是Xilinx公司发布的官方文档，具体版本为UG904-vivado-implementation-en-us-2024.1，发布日期为2024年6月5日。手册内容涵盖了使用Vivado设计套件进行FPGA实现的具体过程和相关操作指南。...
Vivado Synthesis通过后，Implementation报错问题解决
qq_40039676的博客
04-08 5697
问题描述： 在Vivado 2018.3中创建工程，添加设计文件和约束文件后，点击"SYNTHESIS"没有问题 下一步点击“IMPLETATION”时 报以下错误： 问题原因查找： 约束文件中信号定义的格式错误 正确格式如下 修改后问题解决！！！ ...
解决VIvado编程中遇到的bug I
qq_34895681的博客
02-17 1万+
*解决：**在去掉get_ports {led4_tri_io[0]} 中的 {} 后， bit就能顺利生成了。vivado中同时调用XADC核和DDR3核时，会报错 上述错误，这个问题很常见，reg变量被在不同的always模块同时赋值。：将DDR3核中xadc部分设置为disable。
vivado在implementation时出现错误[Place 30-494] The design is empty的一个可能原因和解决方法
肥宅的博客
06-17 2153
经过我的排查，这一报错在我的工程中出现的原因是我的顶层文件中有多个内部输出没有分配输出端口，所以在设计实现时vivado才会报错告诉我需要有输出端口，用上述做法固然能解决报错，但设计实现时却会因为内部输出没有输出端口而被优化掉，这解释了为什么设计实现后出现结果异常。这样做的确可以让设计实现的过程顺利进行，但是会发现在summary中，设计实现的资源量与分析综合的资源量有较大差距，在设计实现的资源量表格中几乎无资源占用（我的工程中甚至只占用了一个IO口），并且时序报告中显示NA，这显然是不正确的。
Vivado 设计实现时报错The design is empty的解决方案(亲测有效)
鲁棒最小二乘支持向量机
11-17 9337
[Place 30-494] The design is empty
精选资源
ug902-vivado-high-level-synthesis（中文）.pdf
08-09
ug902-vivado-high-level-synthesis（中文）、HLS学习必备开发文档
ug871-vivado-high-level-synthesis-tutorial.pdf
06-12
UG871 - Vivado Design Suite Tutorial: High-Level Synthesis (v2019.1)，UG871文档最新版本，适用于vivado 2017以及之后的版本
精选资源
ug947-vivado-partial-reconfiguration-tutorial
03-25
本教程“ug947-vivado-partial-reconfiguration-tutorial”专门探讨了Vivado中的部分重配置技术，这是现代FPGA设计中一个关键且高级的功能。通过部分重配置，设计者可以在FPGA芯片运行时动态地更新部分逻辑，极大地...
ug902-vivado-high-level-synthesis.pdf
06-12
Vivado HLS是Xilinx推出的一款高级综合工具，它是Vivado设计套件的一部分。UG902是Vivado HLS的用户指南，这份文档会详细介绍Vivado HLS的设计流程、库函数使用、编程样式和参考指南等，让用户可以更加高效地使用...
Vivado编译报错解决合集
Sakurahh的博客
06-12 2233
报错问题1：
学习zynq番外篇：error记录
CassiDy_11的博客
10-23 2536
三、[Designutils 20-1307] Command ‘get_ports{leds_tri_o[0]}’ is not supported in the xdc constraint file. [“E:/tanjh/work/zynq/cource/test/ps_axi/ps_axi.srcs/constrs_1/new/led.xdc”:1]在去掉get_ports {led4_tri_io[0]} 中的 {} 后， bit就能顺利生成了。再一次Generate bitstream。
ViVado报错记录及解决方式
YuHWEI的博客
03-13 6884
记录日常开发过程中遇到的各种错误极其解决方式。文章主要分为三个部分，对应FPGA编译过程中的编译，综合，比特流生成。同时还将记录仿真过程中遇到的奇奇怪怪的问题。原文附上详细解决办法。
Vivado 中IP报严重警告Could not find module的解决办法
坚持
10-01 2万+
问题描述： In a simple IP Integrator design containing a MIG 7series IP, an error message similar to the following occurs when I run synthesis in the Vivado tool: netlist_1open_run synth_1 -name netlist...
Vivado2018.1约束文件中使用#报错记录
誓约胜利之舰
12-20 6462
在使用vivado做两位十进制数倒计时动态显示时，出现以下错误。 提示错误： [DRC NSTD-1] Unspecified I/O Standard: 4 out of 34 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value. This...
vivado约束文件报错
热门推荐
ningjinghai11的博客
05-24 4万+
'set_property' expects at least one object报XDC里面的set_property找不到正确的object，这个在vivado后续版本中都显示为警告，一般都是处于object的port名大小写问题。XDC和Verilog都对大小写敏感。建议RTL内部接口定义全部用小写。错误： set_property PACKAGE_PIN "V7 " [get_ports...
VIVADO软件错误及解决办法汇总
Fan_zhaoyang的博客
03-16 2万+
VIVADO错误汇总
（电工基地笔记）Vivado出现编译错误，无法生成bit文件
Peter's Blog
08-20 1万+
error：[Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 15 out of 15 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value. This may cause
Vivado 约束条件出错
LovingDuo的博客
07-01 1万+
 When generating a bitstream, the following error messages occur: ERROR: [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 3 out of 3 logical ports use I/O standard (IOSTANDARD) value
vivado 仿真报错 vrfc 10-3348
最新发布
08-23
Vivado仿真错误代码`VRFC 10-3348`通常与仿真过程中无法正确解析或找到相关的Verilog/SystemVerilog文件有关。该错误可能发生在仿真初始化阶段，特别是在加载仿真库或解析模块定义时。以下是对该错误的可能原因及解决方案的详细分析。 --- ### 常见原因及解决方案 1. **文件路径配置错误或缺失** - Vivado仿真器在编译过程中无法找到指定的Verilog文件，这可能是由于文件路径配置错误、文件未被正确添加到项目中，或者文件名拼写错误。 - 解决方法：检查所有Verilog源文件是否已正确添加到项目中，并确认文件路径是否正确。在`Sources`窗口中确保所有必要的`.v`或`.sv`文件都已包含在`Simulation Sources`中[^1]。 2. **仿真库未正确编译** - 如果使用了IP核或第三方库模块，而对应的仿真库未被正确编译或加载，也可能导致该错误。特别是在使用预编译库时，若库未正确生成或路径未配置，会引发此类问题。 - 解决方法：进入Vivado GUI的`Settings` -> `IP` -> `Project Settings`，取消勾选`Use Precompiled IP Simulation Libraries`选项，强制Vivado重新编译相关IP的仿真库[^2]。 3. **模块名与文件名不一致** - Verilog语言规范要求模块名与文件名保持一致。若模块名与文件名不一致，Vivado仿真器可能无法正确识别模块，从而导致编译失败。 - 解决方法：确保每个Verilog文件中定义的模块名与文件名完全一致。如果修改后仍存在问题，可以尝试将报错的模块从项目中移除后重新添加[^3]。 4. **仿真脚本或命令行参数错误** - 如果使用Tcl脚本或命令行方式进行仿真，可能由于脚本中未正确指定文件路径或编译顺序，导致某些文件未被正确编译。 - 解决方法：检查仿真脚本（如`simulate_design.tcl`）中的编译命令和文件路径，确保所有依赖文件被正确加载并按顺序编译。 5. **缓存或临时文件损坏** - Vivado仿真过程中生成的临时文件（如`xvlog.log`、`xelab.log`）若损坏或未正确更新，可能导致仿真失败。 - 解决方法：清除仿真缓存文件，删除`sim_`相关目录和日志文件，重新启动Vivado并重新运行仿真流程。 --- ### 示例：检查并重新添加模块文件 ```tcl # 删除原有仿真源文件 remove_files -fileset sim_1 [get_files {path/to/your_module.v}] # 重新添加文件 add_files -fileset sim_1 {path/to/your_module.v} ``` --- ### 额外建议 - 在仿真过程中启用详细的日志输出，有助于定位具体出错的文件或模块。可以通过在仿真命令中添加`-log`参数实现。 - 如果使用了IP核，确保其仿真模型已正确生成并集成到仿真环境中。 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值