ADI评估板EVAL-AD9174开发记录---上

本文详细记录了使用ADI的AD9174 DAC与HMC7044时钟发生器在FPGA项目中的配置过程。内容包括AD9174的高采样率设置、JESD204B参数配置,以及HMC7044的时钟输出配置,以满足9.6GHz采样率和600MHz设备时钟需求。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

前言

项目需要,趁此记录一下哈哈。

1、AD9174配置

本设计采用AD9174,其是一款高性能、双通道、16位数模转换器(DAC),支持高达12.6 GSPS的DAC采样速率。该器件具有8通道、15.4 Gbps JESD204B数据输入端口、高性能片内DAC时钟倍频器和数字信号处理功能,适合单频段和多频段直接至射频(RF)无线应用,本设计要求
(1)200M用户数据,通道内插x6,主路径内插x8,总共48倍内插,实现fs=9.6GHz;
(2)输入设备时钟频率为device clk=9600/16=600MHz,同时设备参考时钟=9600/4/348=6.25M;
(3)JESD204B参数配置为:L=1、M=2、F=4、S=1、N=16、N’=16、K=32;
(4)根据MFSL计算lane rate = (MSNFc10/8)/L=8Gbps,jesd coreclk=lane rate/40=200MHz;
(5)配置NCO = 3.8GHz;
在这里插入图片描述

2、HMC7044时钟配置

本设计采用的HMC7044是

评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值