weixin_43813325的博客

1、概述2、高速收发器字面意思专用于收发高速数据，UltraScale架构中的GTY收发器是功率高效的收发器，在UltraScale FPGA中支持500Mb/s到30.5Gb/s的线速率，在UltraScale+FPGA中支持32.75Gb/s的线速率。每个GTY BANK包括四路收发通道，即一个QUAD，每个收发通道具有独立的通道锁相环CPLL，为收发数据提供参考时钟，每个QUAD还有两个共用的QPLL时钟资源可提供到四个收发通道。 每一组收发通道内部具有反馈均衡、校验、编解码、同步等模块。

概述今天基于U7s基带板的进行9174接口编写，根据需求规划时钟和DAC配置，目前实现时钟部分下板测试，由于FPGA换为XILINX KU系列，所以在使用原语的时候需要注意区别，简单记录如下。7 series FPGA1. buff单端缓冲器：IBUF 输入缓冲器IBUF_IBUFDISABLE 带使能的输入缓冲器IBUFG 时钟输入缓冲器IOBUF 双向bufferIOBUF_DCIEN 带DCI使能和EN使能的双向缓冲器OBUF 输出缓冲器OBUFT 三态输出缓冲差分缓冲器：I

前言写出这篇博客是因为在spartan6使用中，发现PLL产生的时钟不能直接接在通用I/O管脚上，两者之间通常会加上ODDR2缓冲来实现连接。ODDR2模块通过查看spartan6 selectio可知道ODDR2原语使用规则，其输入输出端口如下：其引脚定义如下：① D0、D1 : 输入数据；② C0、C1 :输入时钟，C1是相对于C0的180°反相；③ CE: 时钟使能，高电平有效；④ R : 复位，通常设置1’b0；⑤ S : 通常设置1’b0,R S不能同时为高；⑥