AXI_Stream协议概述及AXI_Stream data FIFO IP调用

最新推荐文章于 2025-10-19 10:00:00 发布
原创 最新推荐文章于 2025-10-19 10:00:00 发布 · 3.9k 阅读 · 27 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga

本文介绍了AXI_Stream协议的基础知识，包括其数据流格式、信号描述、握手机制和信号时序。重点讲解了在Vivado 18.3中AXI_Stream Data FIFO IP的使用，强调了在实际应用中通常使用的连续对齐数据流，并展示了IP CORE调用时的信号配置和输入输出信号示例。

概述

AXI_Stream属于AXI总线中比较简单的一种协议，和AXI4 full和AXI_lite相比，AXI_Stream是基于数据流传输，不存在读写地址，因此只有发送数据和接收数据两种传输过程，本文给出VAVIDO 18.3 AXI_Stream data FIFO的应用。

数据流的格式

1、字节流：具有若干个数据和空字节的传输。
在这里插入图片描述
3、连续未对齐的流：包含若干数据字节且第一个字节和最后一个字节不包含位置字节。
在这里插入图片描述
3、连续对齐的流：包含若干个数据字节。

4、稀疏的流：包含若干数据和位置字节。

实际应用中常使用连续对齐的数据流进行传输，只包含数据字节，没有位置字节和空字节奥。

信号描述

信号描述如下表所示，在多数应用中使用ACLK、ARSETn、TVALID、TREADY、TDATA、TLAST足以，TID等信号禁用。

最低0.47元/天 解锁文章
详解AXI4-Stream接口（2）--AXI4-Stream接口IP源码分析及仿真
孤独的单刀
11-22 1万+
通过本文您会学到：如何对AXI4-Stream接口IP的源码进行分析
ZYNQ学习--AXI_Stream_FIFO
伊丽莎白的学习之路
10-28 1万+
AXI_Stream_FIFO使用，注意不是AXI_Stream_DATA_FIFO。实验目的是不使用DMA实现AXI4 与 AXI_Stream 的数据转换。
AXI-stream Data FIFO
Y__Yshans的博客
12-15 4899
摘要： 仅仅讨论一下这个IP核的用法，从这个IP核入手，实际掌握tvalid、tready的用法，对日后整体了解并掌握AXI，应该会有帮助。
AXI4-Stream协议深度解析：掌握FPGA高速数据流设计
最新发布
FPGA_小田老师的博客
10-19 755
AXI4-Stream协议是专为FPGA高速数据流处理设计的精简协议，通过VALID/READY握手机制实现高效传输。相比AXI4-FULL协议，它摒弃地址概念，仅保留核心数据信号（TDATA、TVALID、TREADY）和可选信号（TLAST、TKEEP、TUSER）。协议支持三种传输场景：理想同步、源端等待和目的端等待，确保灵活的数据流控制。TLAST标识数据包边界，TKEEP支持稀疏数据传输，TUSER可传递元数据。该协议在视频处理流水线和数据包解析器等场景中表现优异，能显著提升FPGA系统的数据传输
axi-stream data fifo 介绍
05-17
axi-stream data fifo 介绍
[AXIS] AXI4-Stream Data FIFO
S&Z3463的博客
05-10 1989
AXI4-Stream Data FIFO IP 是一款功能强大且灵活的 AXI4-Stream 基础设施 IP 核，专为数据流缓冲和跨时钟域传输而设计。其支持块存储器和分布式存储器两种实现方式、可配置的 FIFO 深度和信号宽度，以及 FWFT 和状态监控功能，使其在视频处理、信号处理、网络数据包传输和 SoC 集成等领域具有广泛应用前景。
AXI-Stream Data FIFO接口学习
摸鱼宗宗主的博客
07-15 9110
stream_data_fifo接口与普通的FIFO方案基本差不多，只是写数据端为AXI-stream从接口，读书节端为AXI-stream主接口。
ZYNQ7000 PL与PS交互（三）： AXI_Stream协议配合AXI HP接口、AXI_DMA进行内存映射到流数据转换
qq_24287711的博客
04-07 5985
ZYNQ7000 PL与PS交互（三）：AXI_DMA+FIFO配置AXI HP接口
PL2PS2PL v1.0 关于axi4_stream data fifo和dma ip核
gjyntyyx的博客
08-01 1321
v1.0v2.0。
zcu102_8_AXI_STREAM实现AXI_DMA
bt_的博客
01-09 1万+
AXI_STREAM的时序 AXI_STREAM接口一般用于大规模持续的无地址映射关系的流数据传输 数据从master单向流动至slave， 参考自定义IP生成的示例代码进行说明 master端接口如下： // Master Stream Ports. TVALID indicates that the master is driving a valid transfer, A transfer ...
AXI-Stream Data FIFO仿真调试
LeeConstantine的博客
06-19 1170
检查了一遍，然后经过测试发现，读数据端的时钟无效，然后造成s_axis_tready没有拉起来，把读数据的时钟换成正常时钟后，s_axis_tready也变正常了。如图所示，一开始s_axis_tready是正常的，但是之后开始写入数据时，s_axis_tready没拉起来。
AXI Streaming FIFO IP核（四）：AXI Streaming FIFO IP核使用例程
weixin_46268576的博客
09-09 1403
按照该篇文章例化自己的IP核：AXI Streaming FIFO IP核（三）：AXI Streaming FIFO IP的例化和内部寄存器例化好后的schematic图如下所示： 例化好IP核后，自己可以写一个顶层文件把该IP核包裹起来，方便接下来的使用 testbench的建立 我们例化的IP核是采用的axi_lite接口，因此我们在testbench中需要写一个axi_lite的写主机和读主机，用来模拟axi_lite对该IP核的读写。在testbench中方便我们使用，axi_lite的写
学习笔记20151211——AXI4 STREAM DATA FIFO
热门推荐
qq_20748649的博客
12-11 2万+
AXI4 STREAM DATA FIFO是输入输出接口均为AXIS接口的数据缓存器，和其他fifo一样是先进先出形式。可以在跨时钟域的应用中用于数据缓冲，避免亚稳态出现。支持数据的分割和数据拼接。
OFDM 802.11a的FPGA实现（二十）使用AXI-Stream FIFO进行跨时钟（含代码）
FPGA入门到跑路
05-22 1988
至此，通过前面的文章讲解，对于OFDM 802.11a的发射基带的一个完整的PPDU帧的所有处理已经全部完成，其结构如下图所示：PPDU帧结构PPDU帧结构接下来还需要完成两个最为核心的模块，一是主控模块，负责与MAC进行数据交互、控制数据流按照上图所示的帧结构进行输出；二是在处理数据时，我们采用的是125M的时钟，而DAC的时钟是20M的，我们需要对数据流进行降频处理，使125M的突发式数据流变为20M的连续数据流。
AXI-Stream 数据 FIFO 介绍
gitblog_09811的博客
10-28 751
AXI-Stream 数据 FIFO 介绍 【下载地址】AXI-Stream数据FIFO介绍 本文档旨在全面介绍AXI-Stream数据FIFO的设计概念、功能特点以及其在嵌入式系统中的应用。AXI-Stream是ARM AMBA（Advanced Microcontroller Bus Architecture）协议的...
FPGA项目开发之AXI Stream FIFO IP
OpenFPGA的博客
11-04 4924
FPGA项目开发之AXI Stream FIFO IPXilinx Vivado中提供了AXI FIFO和AXI virtual FIFO类似IP，这篇文章主要通过实例来讲解这两个IP的使用方法。AXI Virtual FIFO ControllerFIFO 是我们设计中常用的工具，因为它们使我们能够在进行信号和图像处理时缓冲数据。我们还使用异步FIFO来处理数据总线的时钟域交叉问题。FIFO 的...
ZYNQ：AXI-Stream FIFO驱动程序（PS部分）
qq_36426195的博客
11-17 4169
zedboard的PS部分axi stream fifo程序注释
AXI STREAM外设+AXI STRAM DATA FIFO+AXI DMA总线时序观察
w0827073X的博客
12-23 3070
搭建了AXI STREAM外设+AXI STRAM DATA FIFO+AXI DMA的测试环境，用ILA抓取各个环节的信号，直观感受AXI-STREAM外设开始传输和AXI DMA完成传输两个关键节点PS与PL的交互。
ZYNQ FPGA AXI Stream Data FIFO IP核——高效数据交换解决方案
ByteProwl的博客
08-07 756
而AXI（Advanced eXtensible Interface）总线作为一种先进的内部总线协议，被广泛应用于FPGA设计中，实现不同模块之间的数据交换。本文将介绍一种基于ZYNQ平台上的AXI Stream Data FIFO IP核，它提供了一种高效且灵活的数据缓存解决方案。以上是关于ZYNQ FPGA上的AXI Stream Data FIFO IP核的介绍和应用示例。希望本文对您有所帮助，同时也期待在未来的数字系统设计中能够看到更多高效的数据交换解决方案的出现。
microblaze操作axi4 stream fifo
01-23
### MicroBlaze 中 AXI4-Stream FIFO 的配置与编程 #### 配置 AXI Stream FIFO 为了使输出路径正常工作，AXI Stream FIFO 必须断言 `TREADY` 信号。这可以通过在 MicroBlaze 上运行的软件来完成配置[^1]。 对于 AXI Stream FIFO 来说，其接口特性决定了它适用于高速流传输数据场景。具体来说，写入端作为 AXI-stream 从接口而读取端则充当 AXI-stream 主接口的角色[^2]。 当涉及到具体的硬件描述语言（HDL）层面时，在 Vivado 或其他 FPGA 开发环境中创建项目之后，应当通过 IP Integrator 添加 AXI Stream FIFO 组件并将其连接至相应的模块上。随后利用 Tcl 脚本或者图形界面调整参数设定如深度等属性以适应实际应用场景的需求。 ```tcl set_property CONFIG.Fifo_Depth {1024} [get_ips axi_stream_fifo_0] ``` #### 编程 AXI Stream FIFO 针对基于 MicroBlaze 处理器的操作而言，通常会采用 C/C++ 程序来进行控制逻辑编写： 1. 初始化阶段需确保正确加载驱动程序以及初始化必要的外设资源； 2. 数据发送过程中要遵循 AXI 协议规定的数据包格式构建有效载荷并通过特定函数调用来触发传输动作；接收方同样依据接收到的信息按照既定规则解析处理。 3. 对于错误检测机制部分，则可以考虑加入超时判断等功能增强系统的鲁棒性和可靠性。 下面给出一段简化后的伪代码示例用于说明上述过程中的某些要点： ```c #include "xaxistreamfifo.h" XAxiStreamFifo Fifo; // Initialization routine for the AXI Stream FIFO. void init_axi_stream_fifo() { XAxiStreamFifo_Config *Config; Config = XAxiStreamFifo_LookupConfig(XPAR_AXISTREAM_FIFO_0_DEVICE_ID); if (!Config) { // Handle error... } XAxiStreamFifo_CfgInitialize(&Fifo, Config, XPAR_AXISTREAM_FIFO_0_BASEADDR); } // Function to send data through the AXI Stream FIFO. void send_data(const uint8_t* buffer, size_t length) { while (length--) { XAxiStreamFifo_WriteByte(&Fifo, *buffer++); } } ``` 以上仅展示了基础框架下的实现方式，更复杂的应用可能还需要深入研究官方文档获取更多细节指导。
评论 3
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值