学习笔记20151211——AXI4 STREAM DATA FIFO

AXI4 STREAM DATA FIFO是输入输出接口均为AXIS接口的数据缓存器，和其他fifo一样是先进先出形式。可以在跨时钟域的应用中用于数据缓冲，避免亚稳态出现。支持数据的分割和数据拼接。在使用该IP核之前，我们应该熟悉该IP核的各种参数设定的含义。

上图则是该IP核的参数设定界面（开发环境为VIVADO2015.1），点击左上角的Documentation，下拉框中选择Product Guide，打开该IP核的说明文档。
链接如下：
http://www.xilinx.com/support/documentation/ip_documentation/axis_infrastructure_ip_suite/v1_1/pg085-axi4stream-infrastructure.pdf

Component Name：
元件名字：该IP核生成后的模块名；

FIFO Depth：
FIFO深度：该设定为指定例化FIFO的深度。当FIFO的深度为16或者32时利用基于FIFO的LUTRAM，其他深度的FIFO将利用BLOCK RAM实现。

Enable Packet Mode：
使能包模式：设置为Yes将使能包模式。此项设定需要TLAST信号被使能。FIFO的操作在包模式下被修改为存储传送的数据，知道TLAST信号被断言（响应）。当TLAST信号被响应或者FIFO满了,存储的传送数据将被送至AXI4-Stream master interface。

Asynchronous Clocks：
异步时钟：如果设定了Yes，S_AXIS_