基于AXI4_LITE的PS与PL的交互专题（一）

已于 2025-02-20 18:23:19 修改
阅读量1.6k 收藏 19
点赞数
CC 4.0 BY-SA版权
分类专栏： ZYNQ:FPGA_AXI_ARM 文章标签： fpga开发 arm开发
于 2022-08-12 11:30:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/wangjie36/article/details/126295200
本文详细介绍了如何在ZYNQ FPGA开发中，利用AXI4_LITE协议进行PS（ARM）与PL（FPGA）之间的数据交互。通过DS18B20温度传感器和LED灯控制为例，讲解了AXI4_LITE的基础知识、PL端模块设计、PS端数据读写以及握手机制。内容涵盖AXI4_LITE从机模板、DS18B20驱动、地址与寄存器映射以及读写操作的实现。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

AXI协议分为axi_lite,axi_full,axi_stream。

ZYNQ中 PS 和 PL交互，是一个重点。PS 与 PL 交互方式有很多种。比如采用官方的AXI DMA、AXI BRAM等IP 核。如果不想采用IP核，自己也手写一个AXI4的时序代码，采用AXI_HP接口。但是对于初学者学习，可以先学习基于AXI4_Lite的方式完成 PS 到 PL的数据交互。如果 AXI4_LITE 的方式弄明白了，再去学习其他的交互方式，会发PS 与PL交互都是以这个为基础展开的。

一，任务描述

  1. 开发环境：正点原子V1 ZYNQ7010开发板。外设：DS18B20温度传感器，LED灯。
  2. 数据流程走向

3，项目简介：FPGA（PL）内部温度传感器驱动模块，驱动 SD18B20 外设，获取温度数据，并通过

了解本专栏 订阅专栏 解锁全文 超级会员免费看
ZYNQ开发系列——使用AXI4LITE接口进行PS和PL交互
gzy0506的博客
04-04 8583
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 ZYNQ开发系列——使用AXI4LITE接口进行PS和PL交互前言PS端AXI接口AXI4LITE slave模块的设计 前言 前面我们讲到使用AXI4LITE来作为总线接口来实现PS和PL的交互。同时我们为了支持《从零开始研发GPS接收机连载系列》博文的内容，将PS端的内容与我的ZYNQ7030+AD9363硬件平台进行同步。 PS端AXI接口 在ZYNQ7030+AD9363平台中，PS端也是规划为使用AXI4LITE总线与PL进行.
基于AXI4_LITE的PS与PL的交互专题（二）
wangjie36的博客
09-24 1373
2，接下来是 Digital_Display.v 文件，代码对数码管驱动进行了例化，在其上层添加了一个显示控制功能， 根据SHIFT_DIVI_FAC 的值，每隔固定时间显示一段数码管。这里的 slv_reg 便是前面所说的寄存器，至于各个端口所需的数据位于哪一个寄存器的哪些位则是由主机写入的地址决定，在稍后的数码管驱动中将会提到。1，IP核创建完成后我们还需要对其进行编辑，点开AXI Peripheral分组，即可看到刚刚创建的IP核，右键点击该IP，选择编辑IP封装。
【ZYNQ】PS和PL数据交互丨AXI总线（主机模块RTL代码实现）
电子德彪西的博客
04-18 7226
AXI总线是ARM公司提出的片内高速总线协议，具有读写通道分离、高带宽、高可靠性、底延迟等特点。本文尝试分析AXI总线的应用场景和时序特点，并以一种情况为例用RTL代码实现了AXI4总线接口协议 。
ZYNQ MPSOC之PL与PS数据交互DMA方式
toonyhe的博客
05-01 937
XILINX ZYNQ 以及 ZYNQ MPSOC主要优势在于异构 ARM+FPGA。其中非常关键的一点使用了 AXI 总线进行高速互联。而且这个 AXI 总线是开放给我们用户使用的。在前面的文章中我们详解了使用了AXI-HP方式PL到PS端进行数据交互。本文主要涉及到DMA访问方式，实现PL端到PS端数据互访，并测试在当前数据总线位宽和PL端频率下DMA方式的带宽速度。本文介绍了FPGA使用DMA进行PL到PS端内存互访，实现PL端与PS端数据交互。
ZYNQ第六章-PS与PL数据交互第一篇
m0_56222647的博客
03-27 7359
写代码的时候需要注意一点，在平时我们使用BRAM时候，如果位宽为32，那么地址加一时候的单位是以4字节为单位，但是在BD里面通过AXI BRAM CTRL去控制BRAM的时候，地址加一对应的是一个byte数据，我们位宽为32，那么写一个数据，地址就应该加32/8，也就是4。读完数据延时5ms后PS端在BRAM地址40-79当中写入40byte数据，一次写入32bit，所以地址一次加4.PL端在BRAM地址0-39写入十个从0开始的递增数据，然后让PS端去读。
【二 zedboard】PS和PL之间的交互
xzs520xzs的博客
03-19 8874
PS和PL交互的话采用的是AXI协议，其中又可以分为：AXI-full（完整的AXI协议）、AXI-Stream（流式协议）和AXI-Lite（精简版，一次只能读写一个字，32位的寄存器）。 一、原理说明 1.在PL端创建IP核，用于向PS发送数据。这一过程通过AXI-Lite协议发送数据到GP接口，GP接口将会把数据放到该IP对应的内存中（已经同一编址） 2.在AXI-Lite协议下，与GP接口交互是一个字一个字的读写。 3.然后在PS部分通过ARM核上执行访问内存的C语言代码就可以把他对应的数据拿出来.
PS与PL通信（AXI DMA）
hongmao6的博客
12-04 1万+
目录 1.1 概述 1.2 KU085的设计 1.3 7Z020的设计 1.3.1 PS侧 1.3.2 PL侧 1.3.3 中断表： 1.3.4 AXI_DMA配置： 1.4 软件调试 1.4.1 需要软件 1.4.2 软件使用 1.4.3 调试结果 1.5 源码 1.5.1 设备树 1.5.2 axidma_test.c 1.1 概述 平台使用zynq7020，数据流程，PS通过PL侧 AXI DMA访问KU085采集的数据，该数据存储在PL里面的硬盘中。最后将PS..
【ZYNQ】基于 BRAM 的 PS 与 PL 数据交互
嵌入式小菜鸟一枚~
01-19 2518
通过 BRAM 可以很方便的实现 PS 与 PL 之间的数据交互
FPGA技术AXI-LITE协议详解：ZYNQ PS与PL交互中的读写过程及端口信号功能说明
最新发布
05-15
AXI4是由ARM公司提出的一种高性能、高带宽、低延迟的片内总线协议，分为AXI4_FULL、AXI4_LITE和AXI4_STREAM三种类型，其中AXI_LITE适用于小数据量传输。文档详细解释了AXI_LITE的读写分离机制、握手协议、端口信号...
ZYNQ平台PL与PS端通过DDR3的AXI_DMA实现高效数据交互的技术解析与实现
04-05
内容概要：本文详细介绍了在ZYNQ平台上，利用DDR3和AXI_DMA实现PL（可编程逻辑）与PS（处理系统）端高效数据交互的方法。主要内容涵盖AXI_DMA初始化、GPIO控制AXI_DMA使能、AXI-Lite寄存器配置DMA地址和长度、以及...
ZYNQ中AXI4-Lite实现PS与PL通信
zhujiyong1997的博客
11-24 4840
ZYNQ中PS与PL使用AXI4-Lite接口通信，PS端为master，PL端为slave，通过读写寄存器完成数据通信。
PS-PL通过bram方式共享数据
11-17
PS-PL通过bram共享数据，很多跑不通BRAM的可以参考，亲测可用，注意修改ddr型号
ZYNQ中使用AXI4-Lite协议实现PS和PL数据交互 (整型、浮点型)
m0_66360845的博客
02-07 1828
在 ZYNQ 开发过程中，PS和PL之间经常需要做数据交互，当数据量较少时，可以通过AXI4-Lite协议进行数据交互。AXI4-Lite是简化版的AXI4接口，用于较少数据量的存储映射通信。通过生成一个带有AXI4-Lite接口的IP核，实现PS和PL的数据通信，即可以把不同类型的数据从PS传给PL，也可以从PL传给PS，文章中串口打印和在线调试的结果均成功验证了PS和PL不同类型的数据交互。
zynq7020开发记录(持续更新)--PS和PL间的数据交互(2)
Vanau的博客
01-13 1621
上一篇博客采用了直接操作寄存器的方式，本博客采用外部开源库的方法。该方法在很多博客当中都有介绍，如下参考链接，这里重点说一下使用这个方法过程中要注意的点。 采用AXI-DMA 开源库实现 参考：https://blog.youkuaiyun.com/sements/article/details/90230188 https://blog.youkuaiyun.com/baidu_15814023/article/details/105650711 下载这个仓库文件后，移动到xilinx_axidma-master源码目录，编译驱
FPGA实践教程（六）AXI-Lite实现PS与PL通信
祥瑞的技术博客
07-27 7513
背景：PS与PL的通信方式有AXI4，AXI-Lite，AXI-Stream。之前实现的为AXI-Stream s（side channel），并且编译环境为linux编译环境。现在改为基础的AXI-Lite的通信方式，编译环境变为SDK环境。 目的：实现AXI-Lite的通信。 AXI-lite的实现过程中，设计流程中三点至关重要，一是编写什么样的c程序并如何用HLS综合，二是系统如何搭建，...
PS和PL使用BRAM进行数据交互
mxh3600的博客
02-24 2948
PS和PL使用BRAM进行数据交互
ZYNQ GP总线实现PS与PL交互
wangjie36的博客
04-07 6690
3，完成 ZYNQ7 Processing System 的配置更改后，回到 Diagram 界面中，可以看到新出现了名为 M_AXI_GP0_ACLK、M_AXI_GP0 和 FCLK_CLK0 的接口，下面我们要对这些接口进行连接或引出。此处的偏移量，AXI的相邻寄存器偏移量相差4个字节，默认slv_reg0的偏移量是0，可以推导出slv_reg1，slv_reg2的偏移量分别为4和8，这里只用到了slv_reg0，所以偏移量为0。当然了，窗口数量的增加，势必会使得单个窗口的采样深度变小。
Zynq PS_PL间通信学习（二） PS与用户逻辑UART进行数据交互
热门推荐
weisili2000_2000的博客
12-10 1万+
Xilinx官方参考文档：ug994-vivado-ip-subsystems.pdf 黑金教程： cource_s1_ALINX_ZYNQ(AX7010_AX7020)开发平台基础教程V1.06（第十一章） course_s2_ALINX ZYNQ开发平台SDK应用教程V2.02.pdf（第十章） 前面介绍了PS与PL通过DMA通信的基本测试，但是之前用的都是xilinx的官方的IP核，接口都是...
ZYNQ PS与PL通信之DMA
硬码农二毛哥的博客
08-11 7866
在zynq开发中，PS与PL通信是非常关键的内容，掌握了PS与PL通信方法，就可以搭建各种常用的硬件平台。本文先介绍集中PL与PS的通信方法，然后重点介绍通过DMA实现PS与PL通信。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

寒听雪落

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值