42、用于射频和毫米波应用的硅通孔技术

用于射频和毫米波应用的硅通孔技术

1. 引言

硅通孔（TSV）技术为射频（RF）和毫米波（MMW）应用带来了新的可能性。本文将探讨接地TSV在RF功率放大器中的应用、3D - IC隔离TSV在高速应用中的可行性，以及毫米波威尔金森功率分配器中TSV的创新应用。

2. 用于RF功率放大器的接地TSV

2.1 背景

在GaAs技术主导的RF功率放大器（PA）集成电路技术中，接地通孔常用于改善增益和热性能。为使硅基PA在市场上具有竞争力，需要引入低电感方法。

2.2 工艺流程

在350 - nm SiGe BiCMOS工艺中，TSV模块作为模块化特征插入接触模块。具体步骤如下：
1. 沉积电介质并打开接触后，插入TSV模块。
2. 在接触模块后插入掩膜，定义并蚀刻TSV区域。
3. 沉积并抛光钨，同时填充常规接触和TSV。
4. 继续标准的0.35 - mm Al金属化流程。
5. 对晶圆进行背面研磨以暴露TSV，然后进行背面金属化。

2.3 性能要求

由于IC需封装在标准低成本QFN塑料封装中，芯片厚度约为100 - 150μm，接地TSV需满足R < 20 mΩ/via且电感 < 30 pH/via的电气性能要求。

2.4 TSV蚀刻

TSV接触需要使用专门的深硅蚀刻工具，采用BOSCH蚀刻工艺。该工艺对抗蚀剂具有出色的选择性，能在现有光刻工艺中以合理的蚀刻速率创建高纵横比特征。

2.5 应用案例

利用该技术设计了一款先进的WLAN PA，具有1.7 × 1.6 mm²的竞争芯片尺寸。该PA集成了输入和输出匹配网络、带外杂散抑制滤波器、谐波抑制滤波器、电压调节器和偏置电路、温度补偿功率检测器以及CMOS兼容使能电路。其性能如下：
|频段|增益|线性功率|误差矢量幅度（EVM）|总电流消耗|
| ---- | ---- | ---- | ---- | ---- |
|2.4 - 2.5 GHz|28 dB|19.5 - dBm| < 3%| < 185 mA|
|4.9 - 5.9 GHz|29 dB| > 19 dBm| < 3%| < 220 mA|

与其他PA相比，该SiGe PA在a频段带宽、集成度、EVM水平和增益平坦度等方面具有优势。

2.6 工艺流程图

graph LR
    A[FEOL处理] --> B[CA光刻和蚀刻]
    B --> C[TSV光刻/蚀刻]
    C --> D[M1金属]
    D --> E[BEOL处理]
    E --> F[BSG/金属化]
    F --> G[TSV和CA钨填充及CMP]
    G --> H[封装]

3. 用于高速应用的3D - IC隔离TSV

3.1 背景

3D - IC技术是摩尔定律扩展的下一步，可实现更高带宽、更低功耗和更好的外形尺寸。3D - IC堆叠系统为电路设计师提供了开发新电路元件的机会。

3.2 技术原理

通常，在3D技术中使用硅载体，通过绝缘TSV将倒装芯片连接到下层基板。绝缘TSV技术与接地TSV技术类似，特别是深硅蚀刻工艺。但绝缘TSV还需解决与硅基板的电隔离问题，并将其集成到基础CMOS中而不影响有源和无源器件参数。

3.3 应用案例

以高速100 - Gb以太网收发模块为例，该模块需要在DSP和ADC芯片之间实现高速链接。可将DSP芯片采用先进RFCMOS节点实现，ADC芯片采用先进SiGe BiCMOS实现，而芯片间的高速接口则通过带有绝缘TSV的硅载体芯片构建，以优化系统性能。

3.4 工艺实现

使用90 - nm节点的200 - mm RF CMOS验证了绝缘TSV硅载体技术，具体步骤如下：
1. 用高温（> 800°C）热氧化物对100 - mm深的TSV进行绝缘处理。
2. 采用CVD TiN/钨工艺对TSV进行金属化。
3. 完成晶圆正面处理后，将晶圆附着到临时晶圆处理机上。
4. 对晶圆背面进行研磨以暴露TSV。
5. 在暴露的TSV上形成焊料凸点。
6. 切割芯片并安装到层压封装中。
7. 将一个或多个倒装芯片倒装安装到有源硅载体正面。

3.5 性能特点

• TSV阵列和减薄晶圆背面焊料凸点间距为185μm，每个芯片约有25,000个背面焊料凸点。
• 绝缘TSV呈条形，以7条为一组排列，可降低电感和电阻，并通过提供冗余导电路径提高可靠性。
• 绝缘TSV农场电阻约为4 mΩ。
• 7 - 条TSV阵列的击穿电压超过400 V。

3.6 结构示意图

绝缘TSV硅载体芯片的结构如下：
- 背面有焊料凸点。
- 表面安装有倒装芯片。

4. 毫米波威尔金森功率分配器

4.1 背景

硅基板在RF和MMW应用中存在固有损耗，但隔离过孔与3D - IC堆叠的结合为下一代RF和MMW IC带来了新的概念。毫米波电路应用（如相控阵天线系统）需要威尔金森功率分配器，减小其尺寸可降低整体系统成本。

4.2 设计原理

通过在威尔金森功率分配器中使用TSV，可以利用延伸到硅基板的第三维来传输信号。这里介绍的新型TSV威尔金森功率分配器采用130 - nm IBM SiGe BiCMOS技术设计。其设计要点如下：
- 在晶圆背面使用两个图案化金属层，厚度约为4 mm，可在芯片的正面和背面创建50 - Ω微带传输线。
- 威尔金森功率分配器的功能是将输入功率均匀分配到两条输出线，并在两条输出路径之间提供高隔离度。其两条“臂”长度为λ/4，在本设计中，这两条臂由TSV构成。
- 设计中使用的晶圆厚度为300 mm，采用类似基板内微带的TSV信号和接地路径形成功率分配器的λ/4臂。在λ/4臂的接地和信号TSV之间放置氧化物填充的TSV，以通过降低信号和接地TSV路径之间的有效介电常数来提高阻抗。

4.3 性能模拟

使用Ansoft的HFSS对TSV威尔金森功率分配器的性能进行模拟，结果如下：
|参数|性能|
| ---- | ---- |
|插入损耗（每λ/4臂）|在60 GHz时为0.9 dB|
|回波损耗|在60 GHz时优于18 dB|
|隔离度|在60 GHz时优于18 dB|
|最佳S23隔离度|在65 GHz左右达到约21 dB|
|最佳S11回波损耗|在67 GHz左右达到20 dB|
|最佳S22和S33性能|在65 GHz左右达到24 dB|
|最佳输入到输出插入损耗（S21和S31）|在57 GHz左右为3.9 dB|

这些结果表明，该功率分配器具有良好的性能，为硅技术中的高度集成毫米波无源器件提供了一条途径。该技术可支持硅基板厚度从300 mm到小于100 mm，使工作频率远高于60 GHz的电路也能使用该功率分配器设计。

4.4 结构示意图

威尔金森功率分配器及其TSV实施方式的一般结构如下：

graph LR
    A[输入] --> B[λ/4臂1]
    A --> C[λ/4臂2]
    B --> D[输出1]
    C --> E[输出2]

5. 结论

TSV和3D - IC堆叠技术取得了突破性进展：
- 作为硅PA的一项突破性技术，已成功在350 - nm SiGe BiCMOS技术中引入接地TSV，并实现了大规模生产。接地TSV满足了RF性能和可靠性要求，提升了基于硅的PA技术的竞争力。例如，展示的1.7 × 1.6 mm² SiGe BiCMOS双频段WLAN PA，其性能在线性度、增益平坦度、带外抑制和芯片尺寸紧凑性方面超越了以往的设计。
- 针对3D - IC堆叠，开发了与90 - nm CMOS技术完全兼容的隔离TSV功能，采用200 - mm晶圆硅载体技术。为了最小化TSV电阻和电感，最大化良率和可靠性，TSV以冗余阵列形式排列。
- 探索了接地TSV与3D - IC堆叠在毫米波相控阵应用中的扩展应用。通过HFSS模拟研究了新型片上毫米波TSV威尔金森功率分配器，该60 - GHz威尔金森功率分配器性能良好，并显著减小了总硅面积。

未来，将重点探索此类TSV集成的制造和演示，以在RF和MMW IC中实现尺寸减小和潜在性能提升的关键系统优势。