41、解码器技术全解析：从级联到多语言实现

解码器技术全解析：从级联到多语言实现

1. 级联二进制解码器

多个二进制解码器可用于解码更大的码字。例如，两个 3 - 8 解码器可以组合成一个 4 - 16 解码器。74x138 具有高电平有效和低电平有效的使能输入，这使得可以根据最高有效输入位的状态直接启用其中一个解码器。当 N3 为 0 时，顶部解码器（U1）启用；当 N3 为 1 时，底部解码器（U2）启用。

为了处理更大的码字，二进制解码器可以进行分层级联。例如，可以使用半个 74x139 来解码 5 位码字的两个高阶位，从而启用四个 74x138 中的一个来解码三个低阶位。

以下是级联的流程说明：
1. 确定需要解码的码字位数。
2. 根据位数选择合适的解码器进行组合。
3. 利用解码器的使能输入，根据最高有效位的状态来启用相应的解码器。

2. ABEL 和 PLD 中的解码器

在逻辑设计中，编写解码器的 PLD 方程非常容易。因为每个输出的逻辑表达式通常只是一个单一的乘积项，所以解码器很容易针对 PLD 进行设计，并且使用较少的乘积项资源。

以下是一个类似 74x138 的 3 - 8 二进制解码器的 ABEL 程序示例：

module Z74X138 
title '74x138 Decoder PLD 
J. Wakerly, Stanford University' 
Z74X138 device 'P16L8'; 
" Input pins 
A, B, C, !G2A, !G2B, G1      pin 1, 2, 3, 4