28、组合电路综合：卡诺图与积之和最小化

组合电路综合：卡诺图与积之和最小化

1. 代数方法简化电路

在组合电路设计中，我们可以运用代数方法来简化电路。以一个 4 位质数检测器为例，通过反复应用代数方法，能够将最小项进行组合。如对质数检测器的最小项 1、3、5 和 7 进行组合，得到的电路相比原电路减少了三个门，并且其中一个剩余的门减少了两个输入。不过，在一堆代数符号中找出可以组合的项并非易事，因此我们需要一种更适合人工操作的最小化方法。

2. 卡诺图的基本概念

卡诺图是逻辑函数真值表的图形表示。对于一个 n 输入的逻辑函数，其卡诺图是一个包含 2ⁿ 个单元格的数组，每个单元格对应一个可能的输入组合或最小项。

变量数量	卡诺图形式
2 变量	有 4 个单元格，行列按特定规则标注
3 变量	有 8 个单元格，行列标注遵循一定规律
4 变量	有 16 个单元格，行列标注有其独特顺序

卡诺图的行和列进行了标注，这样可以根据单元格所在的行和列标题轻松确定其对应的输入组合。单元格内的小数字是真值表中对应的最小项编号，假设真值表的输入从左到右按字母顺序标注（如 X、Y、Z），且行按二进制计数顺序编号。例如，4 变量卡诺图中的单元格 13 对应真值表中 W X Y