5、组合逻辑电路的综合与最小化

组合逻辑电路的综合与最小化

1. 规范积之和（Canonical Sum of Products）

1.1 最小项（Minterm）的概念

直接从真值表合成逻辑电路的一种技术是使用基于最小项的规范积之和（SOP）拓扑。最小项是一个乘积项（即与运算），对于一个且仅一个输入代码为真。最小项的表达式必须包含每个输入变量，必要时对输入变量取反以针对特定输入代码产生真输出。我们定义“文字”（literal）来描述可能取反或不取反的输入变量。每个最小项可以用小写“m”加上行号作为下标来表示。

1.2 规范积之和电路的构建

对于任意真值表，对应于真输出的每一行都可以使用一个最小项。如果将这些最小项的输出输入到一个或门中，就形成了一个积之和逻辑电路，其逻辑与真值表一致。这种方法得到的逻辑表达式可能未经过最小化，称为规范和。规范和在逻辑上是正确的，但对于给定的真值表使用了最多的电路。规范和可以作为使用布尔代数进行最小化的起点。

1.3 最小项列表（Minterm List）

最小项列表是一种紧凑描述逻辑电路功能的方式，通过列出真值表中对应输出为 1 的行号。使用符号“∑”表示最小项列表，所有输入变量必须按照它们在真值表中出现的顺序列出。例如，在“∑”符号后，将对应真输出的行号以逗号分隔的格式列在括号内。最小项列表包含与真值表、规范和以及规范积之和逻辑图相同的信息。

操作	说明
从真值表创建最小项列表	列