21、晶体管 - 晶体管逻辑（TTL）及相关技术详解

晶体管 - 晶体管逻辑（TTL）及相关技术详解

1. 拉电阻计算与浮空输入问题

在TTL电路中，拉电阻的计算至关重要。当电阻需要将10个LS - TTL输入拉低时，根据公式可得(R_{pd}<0.5 / (10 ⋅ 4 ⋅ 10^{-3}))，即(R_{pd}<125 Ω)。对于上拉电阻，以图3 - 81为例，它要为每个未使用的输入提供20µA的电流，同时产生不低于正常门输出的高电平2.7V，所以电阻上的压降不得超过2.3V。若要上拉10个LS - TTL输入，则(R_{pu}<2.3 / (10 ⋅ 20⋅10^{-6}))，也就是(R_{pu}<11.5 KΩ)。

未连接（浮空）的TTL输入，由于基极电阻(R_1)的作用，表现得如同施加了高电压。但(R_1)的上拉能力远弱于TTL输出驱动输入的能力。因此，电路中的少量噪声，比如其他门切换时产生的噪声，可能会使浮空输入错误地表现为低电平。为保证可靠性，未使用的TTL输入应连接到稳定的高或低电压源。

2. 其他TTL门类型

虽然与非门是TTL系列的“主力军”，但其他类型的门也可以用相同的通用电路结构构建。以LS - TTL或非门为例，其电路图如3 - 82所示。当输入(X)或(Y)为高电平时，相应的分相器晶体管(Q_{2X})或(Q_{2Y})导通，从而关闭(Q_3)和(Q_4)，同时开启(Q_5)和(Q_6)，输出为低电平；当两个输入都为低电平时，两个分相器晶体管都关闭，输出被强制为高电平。

LS - TTL或非门的输入电路、分相器和输出级与LS - TTL与非门几乎相同。不同之处在于，LS - TTL与非门使用二极管执行与功能，而LS - TTL或非门在分相器