上一个章节介绍了Boardfiles的安装,这节,就来介绍下,如果利用Boardfile快速生成一个以太网的Viviado工程。
1、创建工程时,选择开发板

2、创建一个Block Design
起个名字,例如pleth

3、把zynq添加进来

4、应用开发板的预设

5、把AXI 1G/2.5G Ethernat Subsystem添加进来

6、应用axi ethernat 的预设

7、手动打开ZYNQ的 HP0接口

8、打开ZYNQ的中断

9、PLL选择sys_diff_clock

10、然后在WIZ IP的时钟输入引脚点击右键,Make External

11、经过几次的自动连线后,结果如下图

12、生成顶层文件

13、然后就可以产生BIT文件
然后导出xsa文件,是不是很简单,引脚约束什么都已经由Boardfiles里定义好

技术交流|源码获取|微信|szFPGAer

1941

被折叠的 条评论
为什么被折叠?



