- 博客(19)
- 资源 (5)
- 收藏
- 关注
RSS订阅
原创 基于FPGA的Ethercat定制栈最大可实现32轴
基于FPGA的Ethercat主栈协议（最大可带32轴同步运行，同步抖动±75ns，控制精度125us）各位老板：我司有多年的FPGA研发经验；基于FPGA的Ethercat定制栈更是达到行业领先水平感谢抽空阅读，欢迎合作市场痛点【PLC厂家的痛点】目前，国内的大多数PLC厂家主要通过增加运控模块来实现轴的运动控制，可控制的轴数比较少（通常是4-6轴），并且模块的价...
2018-08-30 10:39:35
6490
3
转载 基于潘文明至简设计法实现的PWM调制verilog
明德扬分享的调制PWM驱动LED工程,利用脉冲宽度调制调制出几个不同宽度的脉冲来驱动LED灯，添加verilog文件即可使用。
2017-05-09 15:48:37
1397
转载 如何在Model Sim SE中添加库以仿真ISE的IP核
明德扬分享的在MODELSIM中仿真带IP核的XILINX工程方法，一步步教你怎么添加仿真库，怎么实现ISE的IP核的仿真详细步骤。
2017-05-09 15:47:06
3219
原创 明德扬至简设计法--verilog综合器和仿真器
Verilg是硬件描述语言，顾名思义，就是用代码的形式描述硬件的功能。而我们最终是要在电路上实现该功能的。当Verilog描述出硬件功能后，我们需要综合器对Verilog代码进行解释，将代码转化成实际的电路来表示，最终实际的电路，我们称之为网表。这种将Verilog代码转成网表的工具，就是综合器。上图左上角是一份verilog代码，该代码描述了一个加法器功能。该代码经过综合器解释后，转化成一个...
2018-10-10 11:10:46
960
原创 FPGA至简设计法之一：D触发器、波形、代码
在学习verilog之前，我们先学习一下D触发器以及它的代码。FPGA的设计基础是数字电路，因此很多同学会认为我们要先学好数字电路之后，才学习FPGA。但是，数字电路教材的内容很多.例如：JK触发器、RS触发器、真值表、卡诺图等。但是，这里的很多内容其实已经过时了。此外，对于FPGA的学习来讲，我们只用到了其中很少很少的一部分内容。如果没有数字电路的基础，我们建议就看一部分，知道D触发器就够了...
2018-09-20 16:19:38
8308
原创 FPGA反推法应用实例——检查代码
对于IT相关从业人员来说，看别人代码是必不可少的磨难。在学习阶段，我们经常需要从书上看别人的代码以吸取宝贵经验，这是相当枯燥无趣的过程，也时常无法领会作者的意图。在实际工作中，不可避免的出现需要接手做到一半的项目或是团队合作的项目，这时候就必须看以前的工程师的代码。如果说看书上的代码用痛苦来形容的话，那么这种情况时遇到代码不够规范或者设计不合理，简直就是苦不堪言。还有一些神一般的选手，设计者在编写...
2018-09-07 15:19:02
2015
原创 明德扬公开课-FPGA原码补码运算_fpga学习
全网公开课《FPGA原码补码运算》录播视频链接：http://www.mdy-edu.com/product/629.html（ps：培训班大部分是学习设计技巧，如给定功能，如何进行设计等。这才是FPGA工程师的核心能力！！QQ：854618250）
2018-01-04 17:38:32
1097
转载 公开课主题：FPGA中原码、补码和小数的运算
本次公开课主题：FPGA中原码、补码和小数的运算公开课时间：2017年12月30日，星期六20：00参加方式： 加入QQ群97925396 ， 有兴趣的朋友可以加群参加！考完之后有一段很长的空窗期，没事干嘛去？为何不趁着这个时间学门技术呢也可以做两手准备哦免费试听FPGA课程，更有长期公开课。想学习的你和我联系预约就可以免费听课了。q8546-182
2017-12-26 14:56:39
906
原创 算法的verilog实现-FIR滤波器的设计实现
上周星期天（12月17日）全网公开课《算法的verilog实现-FIR滤波器的设计实现》（ps：培训班大部分是学习设计技巧，如给定功能，如何进行设计等。这才是FPGA工程师的核心能力！！QQ：8546，18250） http://www.mdy-edu.com/product/609.html
2017-12-21 14:33:36
5264
转载 FPGA至简设计法为什么这么简单
由潘文明先生开创的IC/FPGA至简设计法，具备划时代的意义。这种设计方法不仅将IC/FPGA学习难度降到了最低，同时将设计过程变得简单，并规范了代码避免了混乱，将出错几率降到最低。下面我们来看看是如何实现的吧。一、 知识点集中化。（实例实证28原则）二、 填空式的设计过程。通常，我们通过敲代码实现程序功能类似于记流水账，一行一行一页一页的向下写。在这个过程中，难免遇到设计无思路、代码
2017-12-18 15:38:53
1993
转载 让我们一起打起FPGA工程师就业保卫战
就业，已经成为了一个没有硝烟的战场。参与这场战争的每一个人的最终目的就是取得胜利（找到满意的工作并能生存发展下去）。某种意义上，我们可以把FPGA设计看成职场竞争中的一个优秀兵种，其具备的诸多优势，在这里不做过多说明。就FPGA学习者而言，正式就业前由于学校是采用大堂上课模式，不能照顾到每位学员的学习，同时由于技术的发展是非常迅速的，学校大部分知识在工作中都用不到，培养的人与企业要求相差很
2017-11-14 10:51:26
1402
转载 16位2级流水灯加法器
一、功能描述在无线通信的信号处理中，常常要用到多位数字量的加法运算，但串行加法器速度较慢，并行加法器则能满足要求，且结构不复杂，但在使用了并行加法器后，仍然只有在输出稳定后才能输入新的数据进行下一次计算，即计算的节拍必须大于运算电路的延迟；此外，许多门级电路和布线的延迟会随着位数的增加而累加，因此加法器的频率还是受到了限制。所以采用流水线，就有可能将一个算术操作分解为一些小规模的基本操作，
2017-05-09 15:38:46
1053
原创 串行结构的FIR滤波器设计
使用verilog设计的FIR滤波器，该滤波器采用了串行结构，占用资源少。虽然FIR滤波器可以用IP核实现，但通过本代码，可以了解FIR滤波器的结构特点，有助于项目选择合适的参数。
2017-04-18 14:32:24
1408
原创 DDS信号发生器的实现（内含代码资料）
本案例节选明德扬深圳FPGA培训班。一、功能描述本工程实现DDS直接数字式频率合成器，利用正弦波相位线性增加的特点，产生正弦波和余弦波。本工程主要由3部分组成：相位累加器，相位幅度转换，数模转换器DAC（FPGA外部实现）。其中，相位累加器的高10比特用于ROM的索引地址。二、波形调制说明模块将一个正弦波采样1024个点，然后保存
2017-04-18 14:29:21
9208
2
原创 BCD译码的实现_移位加3算法
本案例节选明德扬广州FPGA培训班。BCD译码是指将二进制数，转换成BCD格式。如当cnt_s值为10时，也就是8’b00001010，转换成个位值为4’b0000，十位值为4’b0001。这个转换过程就是BCD译码。此处介绍二进制转BCD码的硬件实现，采用左移加3的算法，具体描述如下：（此处以8-bit 二进制码为例） 1、左移要转换的二进
2017-04-18 14:21:36
2360
原创 FPGA牛人给FPGA初学者入门留下的几点心得体会
我起初的FPGA学习历程，走了不少弯路，现在看来，如果采用自学的方式，这些弯路也是多数人会遇到的： 1.买一本书，花大量的时间学习语法； 2.到网上到处搜一些资料，类似大全、玩转之类的，找一些速成之法； 3.买一个开发板，看代码、下载例程看现象 作为一个刚接触FPGA的初学者，这似乎是必经之路，我就以这样的方式学了大约半年的时间。当然
2016-03-18 14:23:14
786
按键消抖的原理和基于fpga的消抖设计_明德扬资料
2017-08-03
基于FPGA的篮球倒计时的设计和实现_FPGA倒计时模块应用_明德扬资料
2017-08-02
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人