AXI4接口说明

原创

于 2025-09-17 18:20:26 发布 · 1.2k 阅读

14 ·

CC 4.0 BY-SA版权

文章标签：

#网络

一、接口信号

1.1 全局信号

ACLK：全局AXI接口时钟输入（建议与系统时钟保持一致）

ARESET_n：全局AXI接口复位信号，低电平有效。

PS：在HBM AXI接口应用中，此复位端口仅应在数据传输开始前使用。若在传输开始后使用，会导致AXI接口与内存控制器失步（out-of-sync）。当开关启用时，IP核会将所有ARESET_n引脚内部连接在一起——因为内存作为一个整体工作。

1.2 写地址通道

AWID：写地址ID（用于保序模块）

AWADDR：写事务的首地址

AWLEN：突发长度（4位，0~15表示1~16拍，16~255需扩展信号AWLENE）

PS：对于WRAP突发模式，AWLEN必须设置2,4,8或16。一次突发不允许跨4KB地址边界

AWSIZE：单次传输的写数据的字节数

AWBURST：突发类型

AWLOCK：地址锁，AXI4不支持

AWCACHE：MEMORY TYPE，详见《IHI0022H_amba_axi_protocol_spec》

AWPROT：写地址保护信号

AWQOS：服务质量标识符，值越高优先级越高。详见《IHI0022H_amba_axi_protocol_spec》

AWREGION：区域指示符，详见《IHI0

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

rhtul

关注关注

25
点赞
踩
14

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
打赏
打赏
打赏举报

举报

详解AXI4-Full接口（3）--AXI4-Full接口IP源码仿真及分析（Master接口）

孤独的单刀

11-29

8800

通过本文您会学到：1、了解AXI4-Full的master接口；2、加深Xilinx的IP、仿真工具的使用；3、学习Xilinx的优秀源码。

详解AXI4-Full接口（2）--AXI4-Full接口IP源码仿真及分析（Slave接口）

孤独的单刀

11-28

8093

通过本文您会学到：1、了解AXI4-Full的slave接口；2、加深Xilinx的IP、仿真工具的使用；3、学习Xilinx的优秀源码。

参与评论您还未登录，请先登录后发表或查看评论

《深入理解AXI4协议：从入门到实践》 -- 第二篇：AXI4接口信号详解

最新发布

GateWorld的博客

05-07

1522

AXI4协议通过分立的通道实现高效数据传输，每个通道包含特定功能的信号。本篇将深入解析所有信号及其交互时序，帮助读者掌握AXI4接口的核心设计逻辑。

AXI4---低功耗接口

意大利炮修理师的博客

04-24

1428

图A9-6显示了请求进入低功耗状态的典型流程。图A9-7显示了请求退出低功耗状态的典型流程。

AXI4协议之AXI4-Full接口详解及实战

高阶近似的博客

04-06

1万+

本文首先对AXI4总线协议进行了一个简单的介绍，然后使用vivado提供的模板创建了一个AXI4-Full Slave的接口，并生成了一个具有Master和Slave的代码实例，阅读该示例代码，进行修改后用于自己的项目。

AXI4-Full 接口

ToFPGA的博客

10-15

1932

AXI4-Full 是 AMBA AXI (Advanced eXtensible Interface) 协议的完整版本，它是一种高性能、可扩展的接口协议，用于嵌入式系统中的片上总线。AXI4-Full 设计用于连接多个主设备（如处理器核心）和从设备（如内存控制器和外设接口），以实现高效的数据传输和系统控制。通道（Channels）读地址通道（Read Address Channel）：用于传输读事务的地址和控制信息。读数据通道（Read Data Channel）：用于从从设备向主设备传输数据。

AXI4接口

m0_53887148的博客

04-08

1317

Ready和valid同时为高，写数据有效........，写地址，写数据，返回来的写响应，读地址，读数据都需要握手，是比较稍微复杂的信号。（我感觉也没有什么物理层方面的东西，引脚，接口这种实物），就是用代码实现的两个模块之间的通信，物理层依靠的是FPGA板卡的底部资源来实现。写地址，写数据，写响应，读地址，读数据，这五个通道里都有一对握手信号，握手信号一般都是指valid和ready信号，还有一个对应的信息。两个模块间通信，每个模块都有M端和S端，所以A模块的M发送数据给B模块的S。

精选资源

AXI4接口DDR3 FPGA开发例程

01-17

例程中很可能会展示如何初始化DDR3内存、如何配置AXI接口的相关参数、如何编写测试代码来验证接口和内存的功能正确性等。开发此类例程时，通常需要依赖于特定的硬件开发工具和环境，如Xilinx Vivado、Intel ...

介绍AXI4接口的主要信号和其说明：AXI4 总线包括多种接口类型，如 AXI4、AXI4-Lite 和 AXI4-Stream，但 AXI4 是用于高带宽的存储器映射型接口

qq_57753320的博客

11-14

1240

AXI4 总线接口信号的主要功能是提供高效的数据传输，特别是用于高速存储器、外设和处理器之间的通信。信号包括地址、控制、数据和响应信号，通过这些信号的协同作用，AXI4 可以支持突发传输、高带宽、低延迟的高效数据传输。在设计中，理解这些信号及其作用是非常关键的。

AXI4协议之AXI4-Lite接口详解及实战

热门推荐

高阶近似的博客

03-25

1万+

本文首先对AXI4总线协议进行了一个简单的介绍，然后使用vivado提供的模板创建了一个AXI4-Lite Master的接口，并生成了一个具有Master和Slave的代码实例，阅读该示例代码，进行修改后用于自己的项目。

AXI4-Lite 接口

ToFPGA的博客

10-15

1786

AXI4-Lite 是 AMBA AXI4 协议的一个简化版本，专为简单的控制寄存器访问和不需要完整 AXI4 协议复杂性的场景而设计。它提供了一个轻量级的接口，适用于不需要高速数据传输或复杂内存管理单元（MMU）操作的设备和外设。简化的信号集：AXI4-Lite 只包含了 AXI4 协议中最基本的信号，以支持简单的读写操作。不支持突发传输：与完整的 AXI4 协议不同，AXI4-Lite 不支持突发（burst）传输，所有事务都是单拍（burst length 为 1）。固定数据宽度。

AXI4接口调试

qq_43628672的博客

02-09

3671

前言开博的目的很简单，一来每天花点做个总结，感觉自己能顺畅的讲清楚了，也就算真的消化了，二来希望能通过坚持写点东西，提高一下老师眼里“意识流”的文风，总是有好处的。刚好前期师兄建议学习下AXI接口，这样以后遇到没用过的IP核，只要它支持AXI协议，拿来就能用，本着懒人图方便的原则，对AXI协议简单进行了...

AXI4 接口学习笔记

superC的博客

10-10

2091

Axi读传输读传输包含命令通道和读数据通道，读时序如下图所示， Axi写传输写传输包含命令通道+写数据通道+写反馈通道写时序如下图所示，需要特别注意的是，AXI-master可以主动拉低wvalid信号来暂停数据传输。 ...

FPGA-AXI4接口协议概述

博客

03-04

1956

是一种高性能的随机存储器,它能够在时钟的上升沿和下降沿各进行一次数据传输,从而实现双倍速率。发展至今DDR已经一直迭代到了DDR5，不同版本的DDR有着各自独特的应用领域。组织，传输Burst这个操作称为AXI Transaction，每个Burst可被拆分为多次传输，每个拆分的数据称为。最初版本是AXI3,用于PS内部互联（使用的是AXI3），在2010年AXI3的基础上升级为AXI4。（PS端开发流程）系列PS端使用的是ARM公司的硬核CPU,内部使用的是ARM公司的。下图是ZYNQ-7000系列中。

FPGA-基于AXI4接口的DDR3读写顶层模块

qq_45248833的博客

11-08

3152

AXI4（Advancede Xtensible Interface 4）是一种高性能、高带宽的总线接口协议，用于在系统级芯片设计中连接不同的IP核（Intellectual Property）或模块。它是由ARM公司开发的，被广泛应用于各种SoC（System-on-Chip）设计中。AXI4接口协议定义了一组规范，用于描述数据传输、地址传输、控制信号和时序等方面的要求。它提供了一种灵活的、可扩展的接口，支持高性能和低功耗的系统设计。灵活性：AXI4接口支持多种传输模式，包括单个传输、突发传输和流传输。

详解并掌握AXI4总线协议（一）、AXI4-FULL接口介绍

主要分享学习中的知识和遇到的问题

08-01

3628

ARM 公司就在 1995 年推出了自己的总线——AMBA（Advanced Microcontroller Bus Architecture，高级微处理器总线架构），用于连接处理器、内存、外设和其他系统组件。AMBA总线标准包括多个子协议，其中最常见的是AHB（Advanced High-performance Bus）和APB（Advanced Peripheral Bus）。

ZYNQ AXI4(AXI-full)总线学习（一）三种AXI总线以及AXI-full总线端口总结

宏强-Blog

03-02

6363

1.简述这儿遇到到ps端与pl端大量实时数据交互问题，实验了axi-lite总线，发现不行，实在太慢。接下来就只有axi-full总线了，但是这个好像比较复杂，所以先认真学习一下。

【ZYNQ】AXI4总线接口协议学习

Z小旋

12-11

8198

本文带你详细的了解AXI总线协议，并且基于官方手册，能够提高你的手册阅读能力。 AXI 的英文全称是 Advanced eXtensible Interface，即高级可扩展接口，它是 ARM 公司所提出的 AMBA（Advanced Microcontroller Bus Architecture）协议的一部分

7 Series FPGAs Integrated Block for PCI Express IP核中基于64位事务层接口的AXI4-Stream接口设计（二）

u011565038的博客

05-27

1739

基于64位事务层接口的AXI4-Stream接口设计主要涉及信号定义、数据传输规则以及接口行为等方面。