《深入理解AXI4协议：从入门到实践》 -- 第二篇：AXI4接口信号详解

第二篇：AXI4接口信号详解

AXI4协议通过分立的通道实现高效数据传输，每个通道包含特定功能的信号。本篇将深入解析所有信号及其交互时序，帮助读者掌握AXI4接口的核心设计逻辑。

---

1. 全局信号

所有AXI4接口必须包含的全局控制信号：

• ACLK（全局时钟） ：所有信号在ACLK上升沿同步。
• ARESETn（全局复位） ：低电平有效，复位时所有VALID信号必须置为低电平。

---

2. 读传输通道

读操作分为 读地址通道（AR） 和 读数据通道（R） 。

2.1 读地址通道（Read Address Channel）

主设备（Master）发起读请求，从设备（Slave）接收地址。

• ARADDR （主→从）：读操作的起始地址（字节地址）。
• ARVALID （主→从）：主设备指示地址有效。
• ARREADY （从→主）：从设备准备好接收地址。
• ARID （主→从）：事务ID，用于区分多个未完成读请求。
• ARLEN （主→从）：突发长度（Burst Length），定义传输的数据拍数（1~256）。
• ARSIZE （主→从）：每拍数据字节数（如ARSIZE=3表示8字节）。