选中代码文件
- set_property source_mgmt_mode All [current_project]
- create_bd_cell -type module -reference <module_name> <module_name_inst>
或者 右键 add module to block design
如若顶层内含有一般IP,转成xci格式!
set_property generate_synth_checkpoint 0 [get_files <ip_name>.xci]
此方式类似一般打包IP,但不能包含dcp文件。