没有 Add Module to Block Design 选项卡

最新推荐文章于 2025-09-09 16:58:44 发布
原创 最新推荐文章于 2025-09-09 16:58:44 发布 · 3.1k 阅读 · 7 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga #嵌入式

本文介绍在FPGA设计中使用原理框图输入方式遇到的问题及解决办法，包括如何处理模块源文件中未出现AddModuletoBlockDesign选项的情况，通常这与模块语法错误或未打开Diagram框图设计文件有关。

FPGA设计中使用原理框图输入方式，编写完一个模块后，选择该模块源文件点击鼠标右键会出现 Add Module to Block Design，如果没有出现这个选项，可能是模块中有语法错误，或者没有打开Diagram框图设计文件。

解决办法：打开Diagram框图设计文件或者解决语法错误。

 

PS：Zynq入门视频教程 https://www.ixigua.com/i6830053009238524419/

Vivado Block Design 中添加RTL去掉接口自动推断功能
qianshuyuankk的专栏
04-11 841
自己写的RTL代码，添加到BD中，结果出现的一大堆接口，这并不是我想要的，当然你可以选择将RTL打包成IP或者学习官方规定的命名规范，但这对追求实用的我来说太扯了......
高效的VIVADO BlockDesign设计方法:将自己设计的模块信号以总线形式聚合
FPGA入门到跑路
06-03 2万+
在FPGA的顶层设计中，常常会涉及到诸多模块进行相互连接。通常情况下，我们会使用verilog语言中的模块例化，来完成各个模块之间的连接，但是这样可读性太差，过一段时间再来看项目，或者交给其他人，要理清模块之间的连接情况，需要额外花费大量时间。
Vivado将.v文件作为模块加入Block Design
热门推荐
chenxr的博客
09-13 2万+
本文介绍在Vivado中，如何在不封装IP core的情况下将HDL写的模块放入Block Design。
Vivado Block Design FPGA系统设计实战指南
最新发布
weixin_42584507的博客
09-09 1097
创建Block Design- 打开Vivado → 创建新工程 → 选择RTL Project → 勾选“Do not specify sources at this time”。- 在Flow Navigator中点击“Create Block Design”，输入设计名称，如“system”。添加IP模块- 点击“Add IP”按钮，搜索所需IP（如zynq_ultra_ps_e、axi_gpio、axi_uartlite等）。- 双击IP名称将其添加至设计画布。
VIVADO bd添加module不成功解决方式
qq_50959698的博客
01-12 3383
vivado bd(Block Design) 中添加不了模块
Xilinx Block Design问题：Add Module to Block Design灰和带IP的模块添加到Block Design时报错
mikeliang的博客
06-27 542
今天在设计过程遇到了一个之前没怎么注意的的问题，在将模块添加到BlockDesign时，发现“Add Module to Block Design”是灰色的。经过检查，移植过来的模块中有个ILA IP没有一起移植过来，果断先注释掉这个IP。推测，在代码有错误时，Vivado默认不能添加到Block Design。这个问题好解决，其实就是IP的综合设置的问题，报错内容自带了解决办法。第二个问题：添加带IP的模块到Block Design是报错。
Simulink基础教学（附常见模块名称表）Simulink Basic Tutorial (with Common Module Name Table in Section 4)
weixin_47502228的博客
03-30 3059
本文面向零基础读者，介绍了 Simulink 的基本功能与入门操作。内容包括软件安装、界面介绍、模块拖拽与连接方法，并通过搭建一个简单的正弦波仿真模型，帮助读者掌握仿真流程。文章还系统梳理了常用模块的分类与作用，为构建复杂系统奠定基础。Simulink 以其可视化、模块化的特点，广泛应用于工程建模与控制系统设计，是学习动态系统仿真的有力工具。
《Cadence 16.6电路设计与仿真从入门到精通》——2.5 Design Entry HDL原理图图形界面...
weixin_34234829的博客
05-02 3308
本节书摘来自异步社区《Cadence 16.6电路设计与仿真从入门到精通》一书中的第2章，第2.5节,作者： 王超 , 胡仁喜等 更多章节内容可以访问云栖社区“异步社区”公众号查看。 2.5 Design Entry HDL原理图图形界面 Design Entry HDL是Cadence公司自身的旧版软件Concept HDL，是设计环境支持行为和结构的...
入门用Python进行Web爬取数据：为数据科学项目提取数据的有效方法
TensorFlowNews
09-30 1215
作者|LAKSHAY ARORA 编译|Flin 来源|analyticsvidhya 总览 Web抓取是一种从网站提取数据的高效方法（取决于网站的规定） 了解如何使用流行的BeautifulSoup库在Python中执行网页抓取 我们将介绍可以抓取的不同类型的数据，例如文本和图像 介绍 我们拥有的数据太少，无法建立机器学习模型。我们需要更多数据！ 如果这句话听起来很熟悉，那么你并不孤单！希望获得更多数据来训练我们的机器学习模型是一个一直困扰人们的问题。我们无法在数据科学项目中获得可以直接使用的E
Linux网卡驱动pcnet32.c的注释（AM79C9*系列网卡的驱动）
胡LiuJia@BLOG
03-20 5549
很久之前读的网卡驱动源码，很多东西已经忘记了，最近面试被问道了网卡收数据包的全过程，只能答出一个很简单的过程，NAPI这种非常优秀的机制都没有想起来，很惭愧，重新复习了一下收包的过程，顺便把当时注释的代码贴出来，仅供参考。注释内容主要关注AM79C970A，为了方便阅读分成了几个代码块。 /* pcnet32.c: An AMD PCnet32 ethernet driver for lin...
python写cadance skill_《Cadence 16.6电路设计与仿真从入门到精通》——2.5 Design Entry HDL原理图图形界面...
weixin_40004502的博客
12-07 1457
本节书摘来自异步社区《Cadence 16.6电路设计与仿真从入门到精通》一书中的第2章，第2.5节,作者： 王超 , 胡仁喜等 更多章节内容可以访问云栖社区“异步社区”公众号查看。2.5 Design Entry HDL原理图图形界面Design Entry HDL是Cadence公司自身的旧版软件Concept HDL，是设计环境支持行为和结构的设计描述软件，并综合了模块编辑功能，将原理图分成...
FPGA series # block design 的 error
优快云de_的博客
01-07 2132
add module出现的error： unable to resolve module-source based on inputs 无法根据输入解析模块源 解决方法： 这里解释一下，红色标记的部分原本是有个小黄块的，error的出现就是因为那个小黄块，此操作正是为了消除小黄块。由于前期忘记截图，所以手动补上。以后要把截图作为一个记录的小习惯，后期总结用得上。 这里原来调用IP核时选择的是...
【JokerのZYNQ7020】REAL_BLOCK_DESIGN。
Joker_是小王的博客
04-30 1690
软件环境：vivado 2017.4 硬件平台：XC7Z020 这个月的标题为啥要这样子起呢，是因为公司新入职了个同事，交流了以后才发现，卧槽！！！跟人家结构化的工程比起来，人家那模块搭的才叫真正的block_design啊，我自己工程之前一向都是牵扯到zynq核的，建一个block_design，zynq核之外的逻辑部分，都还是用.v写，然后写top组合到一起，所以今天就把这种结构化思想写一写，抛砖引玉，送给跟我之前编程习惯一样的朋友。 ...
FPGA series # vivado IP Integrator之添加module
优快云de_的博客
11-07 5193
第一记 今儿由于上板连显示屏后显示画面与之前并无二致，所以师父特的提醒一些操作是否正确。有些内容其实是之前说过的，但是我操作的时候给忘了，甚感羞愧。。。 正题。工程是完整的工程，原工程版本是2017.2，现用vivado2017.4。我只是在工程代码中加自己写的小小的gamma矫正模块，后师父说把该模块加在IP Integrator中。所以出现以下操作，现记录正确操作。在打开linux_ov564...
为什么创建的模块是灰色的及解决方案
qibulemingzi的博客
01-06 2236
  关于重新创建的项目为什么是灰色的   原因：   删除了一个模块，重新创建同名模块。这时IDEA会直接将新模块的pom文件设置成忽略状态。所以重新创建同名模块就成了灰色的。   解决方法:   菜单file中选择setting，搜索maven，然后选择Ignored Filess,右边的面板中变灰的maven模块处于勾选状态。勾选表示忽略了这个模块的pom文件。取消勾选后刷新maven工程就好了。 ...
vivado创建原理图模块
YDY5659150的专栏
12-05 5981
创建RTL的图形
Block Design中各个模块的简要功能与接口介绍
FightingCSH的博客
05-10 2791
HR bank HP bank HD bank 全称 High Range High Performance High Desity 名称 高范围bank 高性能bank 高密度bank 电压范围 1.2~3.3V 1.0~1.8V 1.2~3.3V 接口速率 支持高速接口 支持低速接口 ZYNQ芯片中集成PS端与PL端，如下图所示： ...
VIVADO block design中hierarchy 设置
Tonystock_never的博客
06-01 1058
VIVADO block design中hierarchy 设置
xilinx MPSoC的一些调试经验一（逻辑部份集成的一些小问题）
拾贝壳的大男孩
06-02 1077
1.关于SDK下PS给PL的时钟输出 ZCU在SDK下的调试需要在run Configuration中把PL powerup勾选。否则PS端不会送出PL端的Clock时钟。 2. 自己写的代码集成到block design中 右击模块代码，然后点击add module to block design。就可以加入到block中。 如果代码模块里面例化了IP，并且从其他地方拷贝过来的...
vivado如何绘制状态转移图
05-17
3. 在Vivado的左侧导航栏中，选择“Flow Navigator”（流程导航器）选项卡，然后选择“Create Block Design”（创建块设计）。 4. 在“Diagram”（图表）选项卡中，单击“Add Module”（添加模块）按钮，然后选择...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

tech06

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值