Xilinx_Vivado GUI 重建工程说明

已于 2023-11-28 10:15:41 修改
阅读量1.3k 收藏 6
点赞数
文章标签： fpga开发
于 2023-10-26 15:07:49 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/m0_57659719/article/details/134052630
版权

本文档适用于Xilinx Vivado软件（2014.4），通过write_bd_tcl命令重建vivado工程。该指令只能够生成Block Design，不包含仿真文件（工程顶层）、xdc约束文件和配置文件（如果有的话）。

1. 导出.tcl文件

        将采用 TCL命令和GUI的方式获取vivado工程的Block Design tcl 文件。

        方法1：打开vivado工程的BD界面，在 [Tcl Console]中输入命令：write_bd_tcl 获得。

【Note：打开vivado工程后，需执行 IP Integrator--Open Block Design，才能够获取BD tcl文件】

如下图1-1：vivado工程write_bd_tcl命令导出BD tcl文件（默认路径）

示例1：write_bd_tcl   xilinx_vivado_bd_1573

表示导出该工程的 Block Design tcl文件，名称为 xilinx_vivado_bd_1573，默认路径。

示例2：

write_bd_tcl  G:/xilinx_vivado_prj_1573/xilinx_vivado_bd_1573

表示导出该工程的Block Design tcl文件，名称为 xilinx_vivado_bd_

最低0.47元/天 解锁文章
双江河
关注
Vivado ECO实例教程一 增加LUT（GUI操作)
oldmoney
09-29 354
Vivado ECO实例教程一 增加LUT（GUI操作) Original 张大侠 傅里叶的猫 Today   什么是ECO？ECO 指的是Engineering Change Order，即工程变更指令。目的是为了在设计的后期，快速灵活地做小范围修改，从而尽可能的保持已经验证的功能和时序。ECO 的叫法算是从IC 设计领域继承而来，其应用在FPGA设计上尚属首次，但这种做法其实在以往的FPGA 设计上已被广泛采用。 ECO在一些大的工程中是比较实用的，比如工程编好后，想将一个已有的信号连接到FPGA端口上
VIVADO 保存zynq7 相关配置到脚本，并将脚本导入到BD中
qq_50959698的博客
07-08 1037
VIVADO BD（block design）
Vivado block design 导出与导入（tcl文件的生成与载入）
热门推荐
Y__Yshans的博客
03-09 1万+
摘要：Vivado block design 导出与导入
Vivado 使用步骤
最新发布
小蜗牛的珍贵百宝箱
04-30 1353
Vivado 是一个强大的 FPGA 开发工具，提供了从设计、综合、实现到验证的完整工作流。通过本教程的步骤，您可以顺利完成一个基本的 FPGA 项目。根据项目的复杂度，您还可以进行时序优化、资源优化等高级操作，以提高设计性能和效率。希望这个详细的 Vivado 使用步骤能帮助您顺利入门 FPGA 开发！
Vivado工程重建
yundanfengqing_nuc的专栏
06-09 3089
实际工作中，在完成一个项目的过程中，往往会出现很多个中间版本，一般对于版本的管理就是上传git。而一个FPGA工程所需要占据的空间就有几百兆甚至更大，将整个工程上传git，显然是不现实的。这时候就需要对fpga工程进行简化，删除多余的文件，只留下必要文件供工程重建或者重新跑一下代码使用。这里简单介绍使用TCL脚本重构vivado工程，只需要利用vivado生成重建工程脚本和源文件，即可自动回复工程。具体操作如下： （1）生成tcl脚本 打开需要被重建的vivado工程：在File下选择W...
vivado使用tcl命令重建工程
zy12022000的博客
12-04 1249
可以通过TCL脚本完成这个工作，新建一个TCL脚本，将其放在图中所示的目录下进行运行，运行TCL可以使用vivado的TCL工具，也可以安装Active TCL进行脚本的运行。以这部分为例，其加载的本地目录文件路径如图所示，我们可以将TCL和图中所示的这些文件直接放入一个文件夹中，但笔者为了重建工程的逻辑更加清晰，加这些文件分别放在了不同文件夹下，那么这些目录名字也要对应修改。相应的TCL文件中，也需要进行修改，进行文件路径对应，注意，所用用到的文件，都需要保证其路径的正确。可以快速的提取所有XCI文件。
vivado 中通过TCL导出hier并在新工程BD中重建方法分享
z1006348650的博客
12-10 315
在原工程中TCL控制台输入运行如下指令：write_bd_tcl -hier_blks [get_bd_cells x] xx.tcl。step3: 在tcl控制台运行如下指令：create_hier_cell_x [current_bd_instance .] xx。step2：在新工程中建立bd并打开，然后在TCL控制台source 第一步中输出的TCL脚本。xx: 新工程中该hier的命名。x：为原工程中hier的名字。导出与重建过程共有三步。x:需导出的hier名。xx:生成的tcl名。
【Vivado那些事】关于reset_project和reset_project -exclude ip使用辑器
OpenFPGA的博客
02-02 7636
  之前群里有一些关于在Vivado中IP综合时出现各种问题，大部分通过reset_project这个TCL命令解决，今天就简单分析一下reset_project这个命令的作用。 reset_project和reset_project -exclude ip作用   reset_project 用于重置当前项目重置为开始状态，清除在综合，模拟，实现和write_bitstream过程中创建的各种输出文件,包括临时文件。不会改动工程中的约束和源文件。一般不会影响功能，也不会改善时序。   -exclude_i
TCL vivado怎么用
03-24
#### 使用TCL脚本保存与重建工程 在Vivado环境中，可以通过Tcl脚本保存项目的配置、约束以及源文件路径等信息。这使得用户能够在需要时通过简单的命令重新加载和构建整个工程[^1]。 具体操作方法如下： - 打开...
vivado 导出脚本
07-22
使用Vivado脚本可以实现基于GUI的项目重建，而不需要手动重复设置和配置。导出Vivado脚本的方法是在项目页面的左侧导航栏中找到"Project"选项，然后选择"Write Tcl"或"Write Project Tcl"来导出Tcl脚本或Vivado脚本...
ZedBoard上实现AXI DMA引擎的Vivado项目教程
项目提供了一个从Vivado GUI重建的教程，以及一个用于重建项目的批处理文件(*.bat)。用户首先需要下载仓库的压缩包并解压到硬盘上的适当目录，或者对于Git用户，通过克隆仓库到本地硬盘实现。然后，用户需要定位到...
vivado2017.4点击schematic为什么闪退
04-25
如果是工程文件的问题，可能需要从备份恢复，或者重建项目。 兼容性模式也是一个解决办法。在Windows上，以管理员身份运行，或者设置兼容性模式为Windows 7/8，可能帮助解决权限或兼容性问题。 另外，内存和资源...
【Vivado那些事】关于reset_project和reset_project -exclude ip使用
OpenFPGA的博客
02-03 1490
之前群里有一些关于在Vivado中IP综合时出现各种问题，大部分通过reset_project这个TCL命令解决，今天就简单分析一下reset_project这个命令的作用。reset_p...
vivado 导入工程、TCL创建工程命令、
cckkppll的博客
01-09 2555
vivado 导入工程、TCL创建工程命令、
Vivado
weixin_57632548的博客
11-06 635
root@bogon:/home# vivado # 启动vivado。ssh 连接 centos7, 任意启动vivado GUI，随笔记录。已安装vivado 2022.2。任意位置启动vivado GUI。
基于TCL脚本快速构建Vivado工程指南
qq_30324203的博客
03-04 755
本教程将指导您使用提供的自动化脚本快速构建Vivado工程，特别适用于需要频繁重建工程的FPGA开发场景。
1. Vivado 常用 tcl 命令 &GUI
Poo_Chai的博客
03-06 3669
在 Vivado 中用 tcl命令非常强大。 例如可以把整个工程导出到.tcl文件，非常方便分发、备份。 1(a).把工程保持成.tcl文件 tcl: write_project_tcl c:/vivado_project/pro.tcl gui: File->Project->Write tcl...，然后选择tcl路径即可。 注意：最好把.tcl中列出的依赖文件（....
Xilinx Vivado的使用详细介绍（1）：创建工程、编写代码、行为仿真
CLL_caicai的博客
04-02 1573
新建工程 打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New Project即可新建工程。 点击Next； 输入工程名称和路径。 选择RTL Project，勾选Do not specify sources at this time（这样可以跳过添加源文件的步骤，源文件可以后面再添加）。 ...
Xilinx_Vivado_2016.4 版本许可证验证
- 在Vivado 2016.4中，许可证文件可能与压缩包文件名称相似，例如“Xilinx_Vivado_2016.4_license”，表示这是与2016.4版本对应的许可证文件。 4. **许可证激活和更新**： - 用户通过许可证文件来激活软件的对应...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值