自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(25)
  • 收藏
  • 关注

原创 FPGA 实现 OV5640 摄像头视频图像显示

使用 FPGA 和 OV5640摄像头模块 采集视频图像并进行显示

2025-03-12 16:55:27 899

原创 Verilog:DVP接口

DVP接口(Digital Video Port)是一种用于数字视频传输的并行接口,常见于嵌入式系统和图像传感器中。DVP直接传输数字视频信号,减少模数转换需求,适合中低速视频传输。

2025-03-10 10:47:23 907

原创 Verilog:SCCB控制器

用Verilog设计一个SCCB控制器,以实现对 ov5640 寄存器的读写操作

2025-03-04 21:57:41 602

原创 Verilog:VGA控制器

用Verilog语言编写一个VGA控制器,驱动一块液晶显示屏,通过显示彩条、图片进行功能验证

2025-03-03 19:51:11 1095

原创 Verilog:I2C控制器

Verilog实现I2C通信协议,通过对AT24C02进行单字节读写操作来进行功能验证

2025-03-02 17:10:38 1027

原创 MicroBlaze软核开发(三):DDR + FLASH

​在“ MicroBlaze软核开发(一)和(二)介绍了如何使用 Vivado 和 SDK 进行 MicroBlaze 软核开发,本文将继续介绍如何使用MicroBlazeMicroBlazeMicroBlaze软核,配置 DDR和 Flash 接口(以 DDR2 为例,DDR3 同理),并将软核上编写的应用程序烧写到FLASH中,每次启动 FPGA 自动运行 Flash 中的程序。

2024-12-09 19:41:47 1557

原创 MicroBlaze软核开发(二):GPIO

​在MicroBlaze软核开发(一):Hello World中通过串口打印 Hello World 。通过该例成功跑通了Microblaze 软核,对相关设计步骤作了一个介绍,本文将继续介绍如何使用 Microblaze软核,配置GPIO,用拨码开关控制LED灯。

2024-12-06 20:10:19 1625

原创 MicroBlaze软核开发(一):Hello World

MicroBlaze 是由 Xilinx 开发的32位可配置软处理器内核,是用 Vivado 进行FPGA 设计时可调用IP核,本文旨在介绍初步使用 MicroBlaze 的配置方法,用串口打印进行验证。

2024-12-05 20:29:32 2373 1

原创 STM32:学习笔记

该笔记参考了B站江科大STM32入门教程,内容均为个人总结,可能存在不足,可供学习参考,后续会慢慢更新完善笔记

2024-11-26 15:26:46 1012

原创 QT:实现弹出报错对话框

实现弹出一个对话框,用于报错提示,比如点击按钮弹出报错对话框,这个对话框的标题和内容都可以自定义

2024-11-05 12:32:59 487

原创 Vivado:使用 ILA 进行在线调试

Vivado中的ILA(Integrated Logic Analyzer)即集成逻辑分析仪,是一种在线调试工具。ILA允许用户在FPGA上执行系统内的调试,通过实时抓取内部数字信号的波形,帮助我们分析逻辑错误的原因,从而更有效地进行debug。

2024-11-03 20:05:47 4444

原创 QT:子窗口设计(QDialog) + 子窗口向主窗口传递数据

Qt:设计主窗口点击按钮打开子窗口的简单方法,同时包含如何在窗口之间传递数据的方法

2024-11-01 20:30:58 1535 1

原创 QT:实时显示时间

通过Label实时显示系统时间

2024-10-22 20:26:29 433

原创 QT:串口通信、串口发送与接收

基于Qt 5.9.8 设计实现一个简单的串口助手工具(归纳总结了所参考的一些网上教程)

2024-10-21 15:34:26 6387 3

原创 Verilog:同步FIFO、异步FIFO

简单介绍FIFO的原理,并用Verilog实现同步/异步FIFO设计和仿真

2024-10-20 13:47:52 3213

原创 QT:打包工程为exe文件

将设计好的工程打包为可执行的exe文件的具体步骤

2024-10-12 14:01:15 1566

原创 Verilog:UART串口接收模块

Verilog实现UART串口接收模块,在vivado上进行仿真。

2024-10-10 21:07:49 1399

原创 Verilog:UART串口发送模块

Verilog实现UART串口发送模块,在vivado上进行仿真。

2024-10-09 15:25:18 1013

原创 Verilog:分频器、序列发生器、序列检测器

verilog中的一些常见工程实例,包含状态机的设计方法

2024-10-04 21:30:51 647

原创 QT:主窗口与子窗口之间传递参数(信号与槽的方法)

实现子窗口与主窗口相互传递数据

2024-09-27 22:13:56 1409

原创 QT:多窗口设计(主窗口点击按钮打开子窗口)

实现主窗口点击按钮后,打开子窗口。

2024-09-27 20:51:52 6689 2

原创 QT:通过文本筛选 Listwidge 中的项目(item)

输入文本对Listwidge中的项目进行模糊筛选,并只显示匹配项目

2024-09-26 20:20:00 284

原创 Vivado 使用步骤

以D触发器为例,使用Vivado实现简单设计流程

2024-09-18 16:16:38 7777 2

原创 Verilog 语法笔记

verilog学习笔记方便回顾记忆,整理的一些基本知识点。

2024-09-16 16:23:28 998

原创 QT:打开文本文件(读)、保存(写)

实现打开txt文件,以及保存txt文件到指定路径

2024-09-13 14:22:11 438

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除