19、同步动态随机存取存储器（SDRAM）的原理、操作与性能分析

同步动态随机存取存储器（SDRAM）的原理、操作与性能分析

1. SDRAM概述

SDRAM具有同步设备接口，通过命令而非信号来控制内部锁存器。CAS、RAS、WE和CS信号构成命令总线，用于向内部状态机传输命令。它包含多个独立的存储体，能够在每个请求的多个周期内传输多列数据，而无需发送新地址，这种传输方式称为突发模式。

2. SDRAM基本操作与时序

2.1 激活（打开）行

在对SDRAM中的某个存储体执行READ或WRITE命令之前，必须先通过ACTIVE命令打开该行。该命令的目的是打开选定存储体中的一行，并将数据从DRAM阵列移动到该存储体的感测放大器中。
与ACTIVE命令相关的两个时序参数为：行地址到列地址延迟（tRCD）和行激活时间（tRAS）。tRCD是指ACTIVE命令将数据从DRAM单元阵列移动到感测放大器所需的时间，之后才能发出列读取或写入访问命令。tRAS是指在对打开的行发出PRECHARGE命令之前，该行必须保持打开的最短时间。

2.2 读取操作

列读取命令将选定存储体的感测放大器中的数据通过IO门控、写入驱动器和数据输出寄存器移动到内存控制器。与列读取命令相关的两个参数为：CAS延迟（CL）和突发长度（BL）。
CL是指SDRAM设备将请求的数据从感测放大器通过IO门控和输出寄存器移动到数据DQ总线上所需的时间。突发长度（BL）决定了给定READ或WRITE命令可以访问的最大列位置数，通常为2、4或8。

随机访问时间（tRAC）由tRCD和CL组成，即tRAC = tRCD + CL，它表示SDRAM设备将数据从DRAM阵列移动到内存控制器的速